[發(fā)明專利]一種基于ARM的多通道聲音信號采集系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611206451.6
• 申請日: 2016-12-23
• 公開（公告）號: CN106802781B
• 公開（公告）日: 2020-03-20
• 發(fā)明（設(shè)計）人: 曹九穩(wěn);陳智勇;王建中
• 申請（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號: G06F3/16
• 分類號: G06F3/16;G01H17/00
• 代理公司: 杭州君度專利代理事務(wù)所(特殊普通合伙) 33240
• 代理人: 杜軍

1.一種基于ARM的多通道聲音信號采集系統(tǒng)，其特征在于包括ARM平臺、AD模塊和聲音信號傳感器模塊；

聲音信號傳感器模塊包含4個聲音傳感器探頭，將4路聲音信號轉(zhuǎn)化為模擬信號，然后輸出至前端調(diào)理電路，在前端調(diào)理電路中將傳感器輸出的模擬信號進行調(diào)理；前端調(diào)理電路位于聲音信號傳感器模塊和AD模塊之間，前端調(diào)理電路將調(diào)理后的模擬信號輸入到AD模塊的4個輸入通道；AD模塊分別將4路模擬信號進行AD轉(zhuǎn)換得到對應(yīng)的數(shù)字信號，并將4路數(shù)字信號按照特定的順序通過SPI總線傳輸至ARM平臺，ARM平臺將接收的數(shù)據(jù)存儲至SD卡模塊或直接進行處理；ARM平臺同時與SDRAM模塊、NandFlash模塊、SD卡模塊相連接，其中SD卡模塊用于存儲ARM平臺接收到的聲音信號數(shù)據(jù)，NandFlash模塊和SDRAM模塊分別用于程序數(shù)據(jù)的存儲和程序的運行；同時ARM平臺通過串口接口和以太網(wǎng)接口與外界進行通信，進行信息交互；

所述的特定的順序是指用了通道1～4共4個通道，故每次采樣，DOUT1按照通道1、通道2、通道3、通道4的順序依次輸出這四個通道的轉(zhuǎn)換結(jié)果；

AD模塊采用ADS1278芯片，該芯片有AIN[8:1]共8組模擬量輸入引腳，本系統(tǒng)中的AD模塊只需使用前四組模擬量輸入引腳AIN[4:1]，將前四組模擬量輸入引腳AIN[4:1]與前端調(diào)理電路輸出端相連；且工作模式采用Low-Power模式，即該芯片需要將MODE0引腳接低電平，MODE1引腳接高電平；該芯片轉(zhuǎn)換后的數(shù)據(jù)通過芯片的串行接口輸出，將FORMAT[2:0]三個引腳接低電平，選擇SPI協(xié)議輸出數(shù)據(jù)，輸出數(shù)據(jù)格式為TDM格式；此配置下，該芯片上與數(shù)據(jù)輸出相關(guān)引腳有SCLK引腳、DOUT1引腳和DRDY/FSYNC引腳；其中SCLK引腳為SPI協(xié)議的時鐘引腳，本系統(tǒng)中該ADS1278芯片作為SPI從機，ARM平臺作為SPI主機，故SPI時鐘由ARM平臺輸出至SCLK引腳；DOUT1引腳為轉(zhuǎn)換后數(shù)據(jù)輸出引腳，此配置下，每次采樣，各個通道的轉(zhuǎn)換數(shù)據(jù)將按照一定的順序輸出到SPI總線上，通過DOUT1引腳即可讀取SPI總線上的數(shù)據(jù)；本系統(tǒng)使用了通道1～4共4個通道，故每次采樣，DOUT1按照通道1、通道2、通道3、通道4的順序依次輸出這四個通道的轉(zhuǎn)換結(jié)果；

DRDY/FSYNC引腳的信號為數(shù)據(jù)輸出就緒狀態(tài)標(biāo)識，當(dāng)DRDY/FSYNC引腳為高電平時，數(shù)據(jù)不可讀；當(dāng)為低電平時，數(shù)據(jù)可讀；即DRDY/FSYNC引腳的下降沿信號標(biāo)志著數(shù)據(jù)可讀，此時各通道的轉(zhuǎn)換數(shù)據(jù)隨著SPI時鐘按順序輸出到DOUT1引腳，ARM平臺從DOUT1引腳即可讀取轉(zhuǎn)換后的數(shù)據(jù)；此配置下，只要ADS1278的SCLK引腳有時鐘信號輸入，AD模塊就會工作，將各通道的采樣數(shù)據(jù)依次輸出至SPI總線，從DOUT1引腳即可讀取數(shù)據(jù)；

ARM平臺采用AM335x系列處理器，具體芯片型號推薦使用AM3354；由于AD模塊輸出的聲音信號數(shù)據(jù)使用了SPI協(xié)議，涉及AM335x的McSPI功能模塊和EDMA功能模塊；McSPI功能模塊是AM335x內(nèi)部集成的多通道SPI功能模塊，可作為主設(shè)備外接從設(shè)備，也可作為從設(shè)備工作于從機模式；AM335x共集成有兩個多通道SPI，分別為SPI0和SPI1，支持時鐘頻率可調(diào)，SPI字長可調(diào)，且有4個數(shù)據(jù)傳輸通道可選，有數(shù)據(jù)收發(fā)緩存；

ARM平臺使用了AM335x系列處理器的McSPI功能模塊，具體用到引腳為SPI1_CLK引腳、SPI1_MISO引腳、SPI1_CS0引腳；且AM335x的SPI1_CLK引腳與ADS1278的SCLK相連，SPI1_MISO引腳與ADS1278的DOUT1相連，SPI1_CS0引腳與ADS1278的DRDY/FSYNC引腳相連；AM335x作為SPI通信的主機，AD模塊作為從機，配置相關(guān)寄存器使AM335x工作在主機只接收模式，此時時鐘信號由AM335x提供，且只要ADS1278的SCLK引腳有時鐘信號輸入，AD模塊就會開始工作，將各通道的采樣數(shù)據(jù)依次輸出至SPI總線，從DOUT1引腳即可讀取數(shù)據(jù)；AM335x只負(fù)責(zé)從ADS1278讀數(shù)據(jù)而不給它發(fā)送數(shù)據(jù)，故AM335x的SPI1_MOSI引腳并未用到；由于整個系統(tǒng)只有一臺從設(shè)備，AM335x的SPI1_CS0引腳的信號并非從設(shè)備片選信號，而是EDMA數(shù)據(jù)傳輸?shù)挠|發(fā)信號；另外使SPI1的通道0作為數(shù)據(jù)傳輸通道，配置POL＝0和PHA＝0，使SPI工作在模式0，由于ADS1278的精度是24位，故配置SPI字長為24位，且使用SPI1自帶的長度為64字節(jié)的FIFO作為數(shù)據(jù)接收緩存；

ARM平臺首先將AD模塊的數(shù)據(jù)讀取至SPI1的FIFO中，還需要將FIFO中的數(shù)據(jù)拷貝至內(nèi)存，以供AM335x處理；利用AM335x自帶的EDMA模塊來完成數(shù)據(jù)拷貝工作，具體的：

利用EDMA功能模塊中參數(shù)項的鏈接機制，使用兩個參數(shù)項來實現(xiàn)ping-pong緩存，以解決數(shù)據(jù)傳輸與CPU處理速度不匹配問題；在內(nèi)存中申請一塊ping緩存和一塊相同大小的pong緩存，申請EDMA的兩個參數(shù)項，分別記為參數(shù)項A和參數(shù)項B，參數(shù)項A、B的數(shù)據(jù)源地址相同，均設(shè)置為SPI1的FIFO地址，參數(shù)項A、B的目的地址分別為ping緩存地址和pong緩存地址，參數(shù)項A的LINK字段設(shè)為參數(shù)項B的地址，參數(shù)項B的LINK字段設(shè)為參數(shù)項A的地址，兩參數(shù)項其它內(nèi)容相同；如此，每次傳輸任務(wù)的完成，數(shù)據(jù)傳輸?shù)哪康牡刂窌詣釉趐ing緩存和pong緩存之間切換，當(dāng)下一次傳輸任務(wù)開始時，數(shù)據(jù)的目的地址就已經(jīng)切換完成；因此，本次將數(shù)據(jù)傳輸至ping緩存，下次則會將數(shù)據(jù)傳輸至pong緩存，再下次又會將數(shù)據(jù)傳輸至ping緩存；當(dāng)數(shù)據(jù)傳輸?shù)絧ing緩存時，CPU能夠處理pong緩存的數(shù)據(jù)，當(dāng)數(shù)據(jù)傳輸?shù)絧ong緩存時，CPU能夠處理ping緩存的數(shù)據(jù)；這種工作狀態(tài)不停切換，就能實現(xiàn)數(shù)據(jù)的邊采集邊處理，兩者同步進行；

AD模塊的精度是24位，且每次采樣4個AD通道的數(shù)據(jù)均從ADS1278的DOUT1引腳輸出，為配合AD模塊，設(shè)置EDMA數(shù)據(jù)傳輸為AB同步模式，且設(shè)置ACNT＝3,BCNT＝4，即每個通道的數(shù)據(jù)為一組，每次采樣的數(shù)據(jù)為一幀；至于CCNT的設(shè)置，則依據(jù)實際希望CPU每次處理多少數(shù)據(jù)以及實際的采樣頻率而定；本系統(tǒng)需要使用外部事件來觸發(fā)EDMA傳輸數(shù)據(jù)，具體使用的是AM335x的SPI1_CS0引腳信號作為觸發(fā)信號，即ADS1278的DRDY/FSYNC引腳下降沿信號來觸發(fā)EDMA數(shù)據(jù)傳輸，即每次ADS1278采樣，EDMA傳輸一次數(shù)據(jù)。