[發明專利]一種基于片上嵌入式微系統的SIP模塊測試方法

有效

• 申請號: 201611205402.0
• 申請日: 2016-12-23
• 公開（公告）號: CN106814305B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 郭權;祝天瑞;李志遠;王猛
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/3167;H03M1/10
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 臧春喜

1.一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于包括下列步驟：

(1)利用SIP模塊的CPU單元，對所有存儲器單元的全部地址進行讀寫操作，以測試存儲器單元的正確性；

(2)對SIP模塊CPU單元進行內部封閉自測試和外部輔助測試，以驗證CPU單元的正確性；

(3)對SIP模塊內部FPGA進行以下測試：

通過外部FPGA向SIP模塊內部FPGA輸入時鐘，并通過外部FPGA查看內部FPGA的lock信號是否鎖定，以測試內部FPGA工作頻率的正確性；

采用MARCH C算法，通過CPU單元，向內部FPGA的可配置RAM的全部地址進行讀寫操作，以測試可配置RAM的正確性；

晶振提供輸入頻率，內部FPGA進行不同程度的倍頻，通過外部PPGA查看內部FPGA的Lock信號，分別驗證低頻模式和高頻模式下內部FPGA是否正常工作，以測試延時鎖相環的正確性。

2.根據權利要求1所述的一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于：所述SIP模塊、外部FPGA以及外圍電路布置在硬件測試平臺上，所述硬件測試平臺為SIP模塊、外部FPGA以及外圍電路提供電信號、地信號、時鐘信號，并實現板級互聯。

3.根據權利要求1所述的一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于：所述步驟(2)中，內部封閉自測試的實現方法為：向CPU單元內部寄存器寫入數據，根據內部寄存器要實現的功能，結合邏輯判斷驗證從內部寄存器讀出的數據是否正確；

外部輔助測試的實現方法為：通過外圍電路向CPU單元輸入激勵，CPU單元采集或通過外部FPGA采集輸出信號，通過輸入激勵、輸出信號以及預先設計的內部邏輯，判斷CPU單元設計是否正確。

4.根據權利要求1所述的一種基于片上嵌入式微系統的SIP模塊測試方法，其特征在于：所述步驟(1)中對所有存儲器單元的全部地址進行讀寫操作的方法為：

(1.1)CPU單元為存儲器前半部分存儲空間加載代碼，以實現對存儲器后半部分存儲空間所有單元進行讀寫操作；

(1.2)更改讀寫周期，對存儲器后半部分存儲空間所有單元進行讀寫操作；

(1.3)CPU單元為存儲器后半部分存儲空間加載代碼，以實現對前半部分存儲空間所有單元進行讀寫操作；

(1.4)更改讀寫周期，對存儲器前半部分存儲空間所有單元進行讀寫操作。