[發明專利]一種在FPGA上實現的CUDA內核的方法在審
| 申請號： | 201611194611.X | 申請日： | 2016-12-22 |
| 公開（公告）號： | CN106777710A | 公開（公告）日： | 2017-05-31 |
| 發明（設計）人： | 李延凱;龔俊;陳剛;唐建 | 申請（專利權）人： | 中國兵器裝備集團自動化研究所 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 中國工程物理研究院專利中心51210 | 代理人： | 翟長明,韓志英 |
| 地址： | 621000 四*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 fpga 實現 cuda 內核 方法 | ||
【權利要求書】：
1.一種在FPGA上實現的CUDA內核的方法，其特征在于，所述的方法依次包括如下步驟：
1）安裝有Vivado HLS工具的計算機通過仿真器與FPGA相連；
仿真器一端接計算機USB端口，另一端接FPGA JTAG端口；
2）運行Vivado HLS工具并新建工程；
3）將CUDA內核的C/C++并行算法導入至Vivado HLS；
4）調試仿真并通過交叉編譯和邏輯綜合；
5）生成FPGA RTL文件；
6）頂層Verilog/VHDL設計、編譯生成FPGA可執行文件。
2.根據權利要求1所述的一種在FPGA上實現的CUDA內核的方法，其特征在于，步驟3），依次包括以下內容：
1）CUDA內核的并行算法為C語言或者C++語言，提取安裝有CUDA軟件開發環境的對應并行算法；
2）在Vivado HLS工具中導入該并行算法：C/C++工程文件(.cpp)以及庫文件(.h)。
3.根據權利要求1所述的一種在FPGA上實現的CUDA內核的方法，其特征在于，步驟4）依次包括以下內容：
1）根據實際算法需求，調試導入的C/C++工程中對應函數；
2）在Vivado HLS環境中編譯以及綜合該算法。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國兵器裝備集團自動化研究所，未經中國兵器裝備集團自動化研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201611194611.X/1.html，轉載請聲明來源鉆瓜專利網。
