[發明專利]一種XilinxFPGA約束文件自動生成方法

在審

• 申請號: 201611193728.6
• 申請日: 2016-12-21
• 公開（公告）號: CN106599499A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 王利華;湯勇;韓曉明
• 申請（專利權）人: 中國航空工業集團公司雷華電子技術研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京航信高科知識產權代理事務所(普通合伙)11526
• 代理人: 高原

技術領域

本發明屬于Xilinx FPGA應用開發領域，具體涉及一種Xilinx FPGA約束文件自動生成方法。

背景技術

在應用Xilinx FPGA進行數字電路開發的過程中，FPGA的通用IO端口通常需要連接多種芯片，如A/D、D/A、DDR3、DSP等，這些外部芯片與FPGA之間互連多組數據總線和控制線。在進行FPGA邏輯代碼設計調試前，需要完成FPGA IO管腳約束文件的編寫。

現有技術中通常采用的約束文件編寫方法是：先對接入通用IO端口的管腳進行各種數據總線和控制總線的分類，然后參照Cadence軟件繪制的原理圖對每位數據線和控制線逐一進行管腳對應，并選擇所在Bank的電平標準，最后按照Xilinx開發環境要求的格式編寫約束文件(.ucf或.xdc文件)。

這種傳統的約束文件編寫方式對每一個接入FPGA的數據都需要進行整理，需要大量的時間和精力才能完成這項枯燥的工作。例如對一片通用IO腳在500個左右的FPGA，要完成所有接入IO腳的各種總線的分類、管腳映射、約束格式編寫、電平標準設置，并最終形成FPGA的約束文件，耗時過長，這種枯燥的工作極大地降低了FPGA開發者的效率。現有技術實現FPGA約束文件編寫存在的缺點歸納如下：

(1)嚴重浪費FPGA開發時間：對每個接入FPGA通用IO腳的數據線和控制線進行約束編寫，將涉及大量的IO管腳映射、電平標準選擇和約束格式差異等，占用較多工作量。(2)增加約束文件出錯概率：由于約束文件的編寫需要對照Cadence原理圖，并且在FPGA開發軟件間不斷切換，如此枯燥的工作大大增加了約束文件出錯的概率，也降低了FPGA的調試效率。

發明內容

本發明的目的在于提供一種Xilinx FPGA約束文件自動生成方法，克服或減輕現有技術的至少一個上述缺陷。

本發明的目的通過如下技術方案實現：一種Xilinx FPGA約束文件自動生成方法，其特征在于，包括如下步驟：

步驟一：根據硬件原理圖生成網表文件；

步驟二：提取該網表文件中與FPGA相關的所有內容，生成FPGA原理圖數據文件；

步驟三：根據FPGA封裝文件篩選出所述FPGA原理圖數據文件中有關所述約束文件生成所需的內容，獲得FPGA通用IO及供電數據文件；

步驟四：所述FPGA通用IO及供電數據文件中包含有所述約束文件生成所需的數據總線的網絡名稱、管腳號和供電電壓，根據網絡名稱將數據總線完成分類分組處理；

步驟五：根據所述數據總線的分類分組結果，生成FPGA約束文件。

本發明所提供的一種Xilinx FPGA約束文件自動生成方法的有益效果在于，相比于當前逐個通用FPGA IO管腳編輯的方式，具有節省設計時間和提高準確性的優點。此方法可以廣泛應用于Xilinx FPGA開發領域。除了硬件原理圖網表文件需要手動處理外，對占用較多工作量的網表文件篩選、分類和文件生成均由軟件自動處理，大大節省了工程師開發的工作量。軟件處理后生成Xilinx FPGA開發所需要的.ucf和.xdc兩種約束文件，用戶可以根據開發環境的不同進行任意選擇。

附圖說明

圖1為本發明Xilinx FPGA約束文件自動生成方法的網表文件示意圖；

圖2為本發明Xilinx FPGA約束文件自動生成方法的約束文件生成結果示意圖。

具體實施方式

為使本發明實施的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行更加詳細的描述。在附圖中，自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。所描述的實施例是本發明一部分實施例，而不是全部的實施例。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發明，而不能理解為對本發明的限制。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

下面結合附圖對本發明的Xilinx FPGA約束文件自動生成方法做進一步詳細說明。