[發明專利]閃存接口控制器及操作命令處理方法

有效

• 申請號: 201611193064.3
• 申請日: 2016-12-21
• 公開（公告）號: CN108228493B
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 李由;黃銳;王暹輝
• 申請（專利權）人: 深圳市海思半導體有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/18;G06F9/22;G06F9/54
• 代理公司: 11138 北京三高永信知識產權代理有限責任公司
• 代理人: 羅振安<國際申請>=<國際公布>=<進入

本發明實施例提供了一種Flash接口控制器及操作命令處理方法，涉及數據存儲領域。Flash接口控制器中引入了可編程的第一類微碼和第二類微碼，可以通過編程修改第一類微碼以適應新的協議對操作命令的解析流程，可以通過編程修改第二類微碼以適應Flash接口的新標準所要求的Flash總線操作，Flash接口控制器中的各個物理模塊僅需要固化好邏輯，并讀取與操作命令相關的第一類微碼和第二類微碼，即可實現對操作命令的解析，因此可以適應各種協議以及Flash接口標準，靈活性較好。

技術領域

本發明涉及數據存儲領域，特別涉及一種閃存(英文：Flash)接口控制器及操作命令處理方法。

背景技術

隨著Flash工藝的演進，Flash的協議標準以及Flash總線接口的頻率、接口模式、時序(英文：Timing)要求等一直在持續變化，為了使得Flash接口控制器能夠適應各種Flash，Flash技術演進當前的現狀對Flash接口控制器的設計的靈活性和可擴展性帶來了極大的挑戰。

Flash接口控制器一般包括通道管理模塊和通道(英文：Channel)，通道管理模塊會將操作命令分發至對應的通道，通道會對操作命令進行解析，將解析最終得到的總線操作發送給與通道相連的一條Flash總線。其中，每物理Flash總線用于連接多個Flash的晶片(英文：Die)，Die是Flash中最小的存儲單元。

相關技術中，Flash接口控制器在處理操作命令時采用全邏輯實現方式或軟件實現方式。

在全邏輯實現方式中，Flash接口控制器中的各個物理模塊(包括通道管理模塊和通道中的各個模塊)均被固化好處理邏輯，每個物理模塊均利用固化好的處理邏輯對上層的物理模塊下發的命令進行處理。由于這種方式中各個物理模塊均預先固化好處理邏輯，當操作命令的協議發生變化時，對操作命令的解析流程也會發生變化，固化好處理邏輯的物理模塊無法適應最新協議的操作命令，因此靈活性比較差。

在軟件實現方式中，Flash接口控制器在通道管理模塊中增加了一個微型的中央處理器(英文：Central Processing Unit，簡稱：CPU)，當操作命令的協議發生變化時，可以修改CPU中的軟件邏輯，利用修改后的適應最新協議的軟件邏輯對操作命令進行解析，將解析后的指令下發給通道中的各個物理模塊，通道中的各個物理模塊仍舊按照預先固化好的處理邏輯進行處理。由于每個操作命令的解析均需要CPU參與，在多通道、多Die并發的應用場景中，對CPU性能的要求非常高，可能需要多個CPU并行處理，而多個CPU帶來的功耗和面積代價均比較大。此外，由于通道中最終解析出的總線操作必須符合Flash總線接口的標準，因此當Flash總線接口的標準發生變化時，通道中固化好的處理邏輯無法適應Flash總線接口的標準，靈活性仍舊比較差。

發明內容

為了解決相關技術中Flash接口控制器中的物理模塊被固化處理邏輯后，無法滿足新的協議以及Flash總線接口標準的要求的問題，本發明實施例提供了一種Flash接口控制器及操作命令處理方法。所述技術方案如下：

第一方面，提供了一種Flash接口控制器，Flash接口控制器包括：通道管理模塊(英文：Channel Manager)、通道、命令緩存管理(英文：Command Buffer Manager)模塊、數據緩存管理(英文：Data Buffer Manager)模塊、Nand適配存儲(英文：Nand ConfigStorage，簡稱：NCS)記憶存儲模塊和可編程時序發生器(英文：Programmable TimingGenerator，簡稱：PTG)記憶存儲模塊，每個通道包括Die并行調度(英文：Die ConcurrentSchedule，簡稱：DCS)模塊、Flash訪問代理(英文：Flash Access Agent，簡稱：FAA)模塊、PTG模塊和物理層接口(英文：physical layer interface，簡稱：PHY)模塊，其中：