[發(fā)明專利]一種低速發(fā)射器電路

有效

• 申請?zhí)枺?/td>: 201611191596.3
• 申請日: 2016-12-21
• 公開（公告）號: CN106788493B
• 公開（公告）日: 2019-12-10
• 發(fā)明（設(shè)計(jì)）人: 劉程斌;姜黎;李天望;萬鵬;袁濤
• 申請（專利權(quán)）人: 湖南國科微電子股份有限公司
• 主分類號: H04B1/04
• 分類號: H04B1/04
• 代理公司: 43216 長沙市阿凡提知識產(chǎn)權(quán)代理有限公司
• 代理人: 胡國良

1.一種低速發(fā)射器電路，其特征在于，包括輸入端、第一級驅(qū)動單元、第二級驅(qū)動單元和輸出端，其中，所述第一級驅(qū)動單元連接到所述輸入端，且其包括第一反向器和第二反向器；所述第二級驅(qū)動單元連接到所述輸出端，且其包括第一PMOS晶體管和第一NMOS晶體管，其中所述第一PMOS晶體管和所述第一NMOS晶體管的柵極分別通過所述第一反向器和第二反向器進(jìn)行控制；

所述第一反向器包括第二PMOS晶體管和第二NMOS晶體管；所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極相互連接，并連接到所述輸入端，所述第二PMOS晶體管的漏極和所述第二NMOS晶體管的漏極相互連接，并連接到所述第一PMOS晶體管的柵極；所述第二PMOS晶體管的源極連接到直流電壓，而所述第二NMOS晶體管的源極通過第二下拉控制元件連接到接地端；

所述第二反向器包括第三PMOS晶體管和第三NMOS晶體管；所述第三PMOS晶體管的柵極和所述第三NMOS晶體管的柵極相互連接，并連接到所述輸入端；所述第三PMOS晶體管的漏極和所述第三NMOS晶體管的漏極相互連接，并連接到所述第一NMOS晶體管的柵極；所述第三PMOS晶體管的源極還通過第二上拉控制元件連接到所述直流電壓，而所述第二NMOS晶體管的源極連接到所述接地端；

所述第二上拉控制元件和所述第二下拉控制元件分別為第五PMOS晶體管和第五NMOS晶體管；所述第五NMOS晶體管的柵極用于接收第一使能信號，且其漏極連接到所述第二NMOS晶體管的源極，而其源極連接到所述接地端；所述第五PMOS晶體管的柵極用于接收第二使能信號，且其漏極連接到所述第三PMOS晶體管的源極，而其源極連接到所述直流電壓；所述第一使能信號和所述第二使能信號為相互反向的使能控制信號。

2.根據(jù)權(quán)利要求1所述的低速發(fā)射器電路，其特征在于，還包括電容切換單元，所述電容切換單元包括第一切換開關(guān)、第二切換開關(guān)和米勒電容；其中，所述第一切換開關(guān)和所述第二切換開關(guān)相互串聯(lián)，并連接在所述第一反向器的輸出端和所述第二反向器的輸出端之間；所述米勒電容的一端連接在所述第一切換開關(guān)和所述第二切換開關(guān)之間，且其另一端連接到所述輸出端。

3.根據(jù)權(quán)利要求2所述的低速發(fā)射器電路，其特征在于，所述第一切換開關(guān)和所述第二切換開關(guān)的開關(guān)狀態(tài)可以受所述輸入端的輸入信號控制，且二者相關(guān)狀態(tài)相反。

4.根據(jù)權(quán)利要求3所述的低速發(fā)射器電路，其特征在于，所述米勒電容用于減緩所述第一PMOS晶體管和所述第一NMOS晶體管的柵極的電壓轉(zhuǎn)換效率。

5.根據(jù)權(quán)利要求1所述的低速發(fā)射器電路，其特征在于，所述第一PMOS晶體管的源極連接到直流電壓，且其漏極連接到所述第一NMOS晶體管的漏極，并且進(jìn)一步連接到所述輸出端；所述第一NMOS晶體管的源極連接到接地端。

6.根據(jù)權(quán)利要求5所述的低速發(fā)射器電路，其特征在于，所述第一PMOS晶體管的柵極還通過第一上拉控制元件連接到所述直流電壓，而所述第一NMOS晶體管的柵極通過第一下拉控制元件連接到所述接地端。

7.根據(jù)權(quán)利要求6所述的低速發(fā)射器電路，其特征在于，所述第一上拉控制元件為第四PMOS晶體管，而所述第一下拉控制元件為第四NMOS晶體管；所述第四PMOS晶體管的柵極用于接收第一使能信號，且其源極連接到所述直流電壓，而其漏極連接到所述第一PMOS晶體管的柵極；所述第四NMOS晶體管的柵極用于接收第二使能信號，且其源極連接到所述接地端，而其漏極連接到所述第一NMOS晶體管的柵極；所述第一使能信號和所述第二使能信號為相互反向的使能控制信號。