[發明專利]一種寄存器傳輸級N模冗余驗證方法

在審

• 申請號: 201611187712.4
• 申請日: 2016-12-20
• 公開（公告）號: CN106802848A
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 馮志華;沈煒;閆帥;陳麗容;王志昊;王紀;李東方;朱秋巖;王宏;孟超;胡亞云;葉東升;張建偉;慕德俊
• 申請（專利權）人: 北京計算機技術及應用研究所
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 中國兵器工業集團公司專利中心11011
• 代理人: 張然

本發明公開了一種寄存器傳輸級N模冗余設計的半自動化驗證方法，包括：對n模冗余的待驗證平臺的寄存器的輸出進行檢查；接收待驗證平臺的寄存器1?n的輸出值，判斷寄存器1?n的輸出值是否相等，如相等則此步驗證通過；定義二進制數值data；每個系統時鐘給data的最低位加1，將data的n位的每一位分別賦給寄存器1?n，待驗證平臺根據每個系統時鐘的上升沿的寄存器1?n的值，在每個系統時鐘的下降沿，輸出投票輸出結果；在每個系統時鐘，計算所有寄存器值為1和0的寄存器的數量，如寄存器值為1的寄存器較多，則a＝1，如寄存器值為0的寄存器較多，則令a＝0；檢查待驗證平臺的投票輸出結果是否等于a，數量最多的取值，如等于，則本步驗證通過。

技術領域

本發明涉及集成電路驗證領域，特別是涉及一種對寄存器傳輸級N模冗余的驗證方法。

背景技術

在一些電磁、輻射環境比較惡劣的情況下，集成電路常常會受到干擾，例如宇宙中單個高能粒子射入半導體器件敏感區，使器件邏輯狀態發生反轉：原來儲存“0”變成“1”，或者“1”變成“0”，從而導致系統功能紊亂。為了讓集成電路可以在惡劣的環境下正常工作，如航天、衛星等領域，帶有容錯機制的抗輻噪設計得到了廣泛的應用。目前廣泛采取的容錯方法是N模冗余，將N個模塊同時執行相同的操作，以多數相同的輸出作為投票系統的輸出，可以提高系統輸出的可信性。

目前對N模冗余的驗證方法有實物驗證和傳統仿真驗證兩種方法：

實物驗證

實物驗證是將待測設計放入模擬的電磁、輻射比較惡劣的環境進行驗證。實物驗證存在以下缺點：驗證成本過高；故障注入不可控。

傳統仿真驗證

傳統仿真驗證是通過對N模冗余設計進行功能仿真，采取故障注入的方式驗證容錯機制的正確性。傳統仿真驗證存在以下缺點：需要驗證人員手動翻轉待測N模冗余的寄存器實現故障注入，當寄存器數量龐大時，工作量非常大，而且不一定能覆蓋所有情況，自動化水平不高；結果分析需要驗證人員通過觀察波形得出，可觀測性差。

發明內容

本發明的目的在于提供一種基于插件架構的主機監控系統，用于解決上述現有技術的問題。

本發明一種寄存器傳輸級N模冗余設計的半自動化驗證方法，其中，包括：將測試激勵輸入待驗證平臺；對n模冗余的待驗證平臺的寄存器的輸出進行檢查；接收待驗證平臺的寄存器1-n的輸出值，判斷寄存器1-n的輸出值是否相等，如相等則此步驗證通過；定義二進制數值data，位寬為n；每個系統時鐘給data的最低位加1，將data的n位的每一位分別賦給寄存器1-n，待驗證平臺根據每個系統時鐘的上升沿的寄存器1-n的值，在每個系統時鐘的下降沿，輸出投票輸出結果；在每個系統時鐘，計算所有寄存器值為1和0的寄存器的數量，如寄存器值為1的寄存器較多，則a＝1，如寄存器值為0的寄存器較多，則令a＝0；檢查待驗證平臺的投票輸出結果是否等于a，數量最多的取值，如等于，則本步驗證通過；如上述驗證均通過，則認為待驗證平臺測試通過。

根據本發明的寄存器傳輸級N模冗余設計的半自動化驗證方法的一實施例，其中，對于三模冗余的輸出，n的數值為3。

根據本發明的寄存器傳輸級N模冗余設計的半自動化驗證方法的一實施例，其中，每個系統時鐘的上升沿給data的最低位加1。

根據本發明的寄存器傳輸級N模冗余設計的半自動化驗證方法的一實施例，其中，在每個系統時鐘的下降沿，計算所有寄存器值為1和0的寄存器的數量。

根據本發明的寄存器傳輸級N模冗余設計的半自動化驗證方法的一實施例，其中，對data進行2的n次方種取值測試。

根據本發明的寄存器傳輸級N模冗余設計的半自動化驗證方法的一實施例，其中，獲取n模冗余的模塊位置、寄存器名稱以及測試激勵名稱。