[發(fā)明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請?zhí)枺?/td>: 201611187661.5
• 申請日: 2016-12-20
• 公開（公告）號: CN108206160B
• 公開（公告）日: 2020-11-03
• 發(fā)明（設(shè)計）人: 江濤;李付軍
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;B82Y40/00
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;馮永貞

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

提供半導體襯底，在所述半導體襯底上形成有柵極結(jié)構(gòu)以及覆蓋所述柵極結(jié)構(gòu)和所述半導體襯底的偏移側(cè)墻材料層；

對所述偏移側(cè)墻材料層進行蝕刻，以在所述柵極結(jié)構(gòu)的側(cè)壁上形成偏移側(cè)墻并露出所述半導體襯底；

對所述偏移側(cè)墻和露出的所述半導體襯底進行灰化，以在所述半導體襯底表面形成偏移氧化物層；

執(zhí)行清洗步驟；

執(zhí)行氧化步驟，在所述偏移氧化物層上再次形成偏移氧化物層，以增加所述半導體襯底表面的偏移氧化物層的厚度。

2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述氧化步驟使用爐內(nèi)氧化工藝。

3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述氧化步驟的溫度為650-750℃。

4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述氧化步驟的時間為1.5-2.5分鐘。

5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在所述氧化步驟中所述偏移氧化物層增加的厚度在5埃以上。

6.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在所述氧化步驟之后所述偏移氧化物層的總厚度在25埃以上。

7.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述方法還進一步包括在所述氧化步驟之后對所述偏移氧化物層的厚度進行測量的步驟。

8.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述柵極結(jié)構(gòu)包括依次形成的界面層、高K介電層和虛擬柵極，所述方法還進一步包括去除所述虛擬柵極，然后形成金屬柵極的步驟。

9.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述半導體襯底包括NMOS區(qū)域和PMOS區(qū)域，在所述NMOS區(qū)域中形成有NMOS柵極，在所述PMOS區(qū)域中形成有PMOS柵極。