[發(fā)明專利]用于套筒天線的異質SiGe基等離子pin二極管串的制備方法在審
| 申請?zhí)枺?/td> | 201611184338.2 | 申請日: | 2016-12-20 |
| 公開(公告)號: | CN106783596A | 公開(公告)日: | 2017-05-31 |
| 發(fā)明(設計)人: | 張亮;左瑜 | 申請(專利權)人: | 西安科銳盛創(chuàng)新科技有限公司 |
| 主分類號: | H01L21/329 | 分類號: | H01L21/329;H01L21/04;H01Q23/00 |
| 代理公司: | 西安智萃知識產(chǎn)權代理有限公司61221 | 代理人: | 劉長春 |
| 地址: | 710065 陜西省西安市高新區(qū)高新路86號*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 套筒 天線 sige 等離子 pin 二極管 制備 方法 | ||
技術領域
本發(fā)明涉及半導體器件制造技術領域,特別涉及一種用于套筒天線的異質SiGe基等離子pin二極管串的制備方法。
背景技術
目前,可重構天線,尤其是頻率可重構天線,能在多個頻率下工作,極大地拓展了天線的應用范圍,一直是國內外天線領域研究的重點之一。國內外應用于等離子可重構天線的pin二極管采用的材料均為體硅材料,此材料存在本征區(qū)載流子遷移率較低問題,影響pin二極管本征區(qū)載流子濃度,進而影響其固態(tài)等離子體濃度;并且該結構的P區(qū)與N區(qū)大多采用注入工藝形成,此方法要求注入劑量和能量較大,對設備要求高,且與現(xiàn)有工藝不兼容;而采用擴散工藝,雖結深較深,但同時P區(qū)與N區(qū)的面積較大,集成度低,摻雜濃度不均勻,影響pin二極管的電學性能,導致固態(tài)等離子體濃度和分布的可控性差。
因此,如何選取合適的材料和制備工藝以生產(chǎn)出一種等離子pin二極管以應用于固態(tài)等離子天線就變得尤為重要。
發(fā)明內容
因此,為解決現(xiàn)有技術存在的技術缺陷和不足,本發(fā)明提出一種用于套筒天線的異質SiGe基等離子pin二極管串的制備方法。
具體地,本發(fā)明實施例提出了一種用于套筒天線的異質SiGe基等離子pin二極管串的制備方法,所述等離子pin二極管串用于制作套筒天線,所述套筒天線包括:半導體基片(1)、pin二極管天線臂(2)、第一pin二極管套筒(3)、第二pin二極管套筒(4)、同軸饋線(5)、直流偏置線(9、10、11、12、13、14、15、16、17、18、19);所述制備方法包括步驟:
(a)選取某一晶向的SiGeOI襯底;
(b)在所述SiGe表面形成第一保護層;
(c)利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形;
(d)利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述襯底以形成隔離槽,且所述隔離槽的深度大于等于所述襯底的頂層SiGe的厚度;
(e)填充所述隔離槽以形成所述等離子pin二極管的所述隔離區(qū);
(f)刻蝕所述襯底形成P型溝槽和N型溝槽,P型溝槽和N型溝槽的深度小于襯底的頂層SiGe的厚度;
(g)填充P型溝槽和N型溝槽,并采用離子注入在襯底的頂層SiGe內形成P型有源區(qū)和N型有源區(qū);
(h)在襯底上形成引線,并完成異質SiGe基等離子pin二極管串的制備。
在上述實施例的基礎上,所述第一保護層包括第一二氧化硅層和第一氮化硅層;相應地,步驟(b)包括:
(b1)在所述SiGe層表面生成二氧化硅以形成第一二氧化硅層;
(b2)在所述第一二氧化硅層表面生成氮化硅以形成第一氮化硅層。
在上述實施例的基礎上,步驟(f)包括:
(f1)在所述襯底表面形成第二保護層;
(f2)利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形;
(f3)利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述襯底以形成所述P型溝槽和所述N型溝槽。
在上述實施例的基礎上,所述第二保護層包括第二二氧化硅層和第二氮化硅層;相應地,步驟(f1)包括:
(f11)在所述襯底表面生成二氧化硅以形成第二二氧化硅層;
(f12)在所述第二二氧化硅層表面生成氮化硅以形成第二氮化硅層。
在上述實施例的基礎上,步驟(g)包括:
(g1)氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內壁形成氧化層;
(g2)利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內壁的氧化層以完成所述P型溝槽和所述N型溝槽內壁的平整化;
(g3)填充所述P型溝槽和所述N型溝槽。
在上述實施例的基礎上,步驟(g3)包括:
(g31)利用多晶硅填充所述P型溝槽和所述N型溝槽;
(g32)平整化處理所述襯底后,在所述襯底上形成多晶硅層;
(g33)光刻所述多晶硅層,并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質和N型雜質以形成P型有源區(qū)和N型有源區(qū)且同時形成P型接觸區(qū)和N型接觸區(qū);
(g34)去除光刻膠;
(g35)利用濕法刻蝕去除所述P型接觸區(qū)和所述N型接觸區(qū)以外的所述多晶硅層。
在上述實施例的基礎上,步驟(h)包括:
(h1)在所述襯底上生成二氧化硅;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安科銳盛創(chuàng)新科技有限公司,未經(jīng)西安科銳盛創(chuàng)新科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611184338.2/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





