[發明專利]具有漸變主體摻雜的LDMOS器件

有效

• 申請號: 201611181657.8
• 申請日: 2016-12-16
• 公開（公告）號: CN106898650B
• 公開（公告）日: 2021-08-24
• 發明（設計）人: H·L·愛德華茲;J·R·托德
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/12
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;趙蓉民

一種橫向擴散MOS(LDMOS)器件(200)包括具有在其上的p外延層(115)的襯底(110)。P主體區域(140)在p外延層中。ndrift(NDRIFT)區域(120)在提供漏極擴展區域(145)的p主體區域內，并且柵極介電(122)層形成在與NDRIFT區域的結的相應側相鄰的和在與NDRIFT區域的結的相應側上的p主體區域中的溝道區域上，并且圖案化的柵極電極(123)形成在柵極電介質上。DWELL區域(130)在p主體區域內，側壁間隔物(138)在柵極電極的側壁上，源極區域(148)在DWELL區域內，并且漏極區域在NDRIFT區域內。p主體區域(140)包括具有高于p外延層(115)的摻雜水平的凈p型摻雜水平和至少5/μm的凈p型摻雜分布梯度的至少一個0.5μm寬的一部分。

相關申請的交叉參考

本申請是2015年12月18日提交的美國非臨時專利申請序列No.14/974,951的繼續申請，其全部內容以引用方式并入本文。

技術領域

所公開的實施例涉及橫向擴散金屬氧化物半導體(LDMOS)器件。

背景技術

隨著DC-DC轉換器按比例縮小為下一代功率轉換器產品，需要增加開關頻率，以減少外部無源部件(諸如電感器)的尺寸，同時維持在其集成功率場效應晶體管(FET)(諸如LDMOS器件)中的低功率消耗。在LDMOS器件中，橫向布置漏極，以允許電流橫向流動，并且漂移區域被插入在溝道和漏極之間，以提供高的漏極到源極的擊穿電壓。增加開關頻率涉及減少功率FET的二極管反向恢復(Drr)時間。

Drr是反向恢復電荷(Qrr)的函數，反向恢復電荷(Qrr)是在換向期間儲存在功率FET的主體區域中的少數載流子電荷量。換向是當電感變換器負載迫使電流進入功率FET的主體二極管中時，對于n溝道功率FET導致p型主體區域充滿少數載流子(電子)。二極管恢復電流的時間積分是Qrr。高的Qrr能夠引起各種問題，包含(1)在漏極電壓斜升期間激活寄生主體NPN雙極性路徑，這能夠引起功率消耗或處于功率FET的熱失效的極端情況，以及(2)主體二極管感應電流消耗，這能夠導致開關電路減少的效率。

傳統的功率LDMOS器件是n溝道器件，該n溝道器件采用在垂直方向上具有相當均勻的摻雜分布的p型主體區域。主體摻雜中的一些一般來自p型外延硅，該p型外延硅具有實質上均勻的硼摻雜。額外的p型主體摻雜能夠來自高能量(接近MeV或MeV)的p型(例如，硼)埋層(PBL)注入物，該p型(例如，硼)埋層(PBL)注入物遭受隨后的高溫爐處理，并且因此使如大量注入的高斯硼摻雜物分布在垂直方向上擴散，使得在垂直方向上跨越LDMOS主體區域的p型摻雜中的變化是大致是逐漸的。例如，對于已知的LDMOS器件，p主體區域可以是4μm(微米)深度，并且從以本質上恒定的垂直摻雜物濃度梯度分散的主體區域的頂部(硅表面)到底部具有至多12倍(X)摻雜變化。本質上恒定的垂直摻雜物濃度梯度通常是高于通過主體的任何0.5μm或更寬的區域的p外延區域的摻雜水平的至多大約2X/μm到3X/μm。

發明內容

本發明內容被提供用于以簡化形式介紹下面在包括所提供的附圖的具體實施方式中進一步描述的所公開的概念的簡單選擇。本發明內容不旨在限制所要求保護的主題的保護范圍。

所公開的實施例包括橫向擴散金屬氧化物半導體(LDMOS)器件和用于形成此類器件的過程，該過程使得能夠減少反向恢復電荷(Qrr)，這還能夠使得能夠減小面積規范化導通狀態電阻(RSP)。如本文中所使用的，LDMOS器件與擴散金屬氧化物半導體(DMOS)器件同義。歷史上地，如上所述，用于LDMOS功率器件的常規處理已經使用具有高能量接近MeV或MeV硼注入物的長/高溫爐退火，以實現逐漸的或幾乎均勻的垂直p主體摻雜分布，具有很小的垂直主體摻雜濃度(C)梯度(dC/dz)，例如高于通過任何0.5μm或更寬的區域的p外延區域的摻雜水平的至多2X/μm到3X/μm。