[發明專利]存儲器裝置與其相關的控制方法

有效

• 申請號: 201611180222.1
• 申請日: 2016-12-19
• 公開（公告）號: CN108206039B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 張國彬
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/16
• 分類號: G11C16/16;G11C16/22;G11C16/24
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明為一種進行一擦除操作的存儲器裝置與其相關的控制方法。存儲器裝置包含：譯碼電路、Q個開關電路與Q個存儲器區塊。譯碼電路產生Q個選取信號，其中Q個選取信號中的第k個選取信號為第一選取電壓，且其余的(Q?1)個選取信號為第二選取電壓。Q個開關電路接收擦除電壓，并根據Q個選取信號而分別產生Q個共源極信號。其中，Q個開關電路中的第k個開關電路產生具有擦除電壓的第k個共源極信號。Q個存儲器區塊分別接收Q個共源極信號，并根據第k個共源極信號而擦除Q個存儲器區塊中的第k個存儲器區塊。

技術領域

本發明是涉及一種存儲器裝置與其相關的控制方法，且特別涉及一種進行擦除操作的存儲器裝置與其相關的控制方法。

背景技術

閃存(flash memory)是一種相當普遍的非易失性存儲器(non-volatilememory)。閃存可分為或非門(NOR)型與與非門(NAND)型。由于NAND型閃存具有較快的擦寫速度，且每個儲存單元的面積也較小，NAND型閃存的用途也較廣。

NAND型閃存芯片由多個存儲器區塊(block)構成，每個存儲器區塊進一步包含多個彼此串接的晶體管(存儲單元)。隨著讀取(read)、寫入(write)、擦除(erasure)等不同用途，存儲器控制器(memory controller)也會通過列控制器(row decoder)，對存儲單元的柵極(gate)、源極(source)與漏極(drain)施加不同的電壓。

擦除閃存時，需以存儲器區塊為基本單位。NAND型閃存經常使用廣域共源極信號線(global common source line，簡稱為GCSL)的架構。因此，若要對一選定的存儲器區塊(擦除存儲器區塊)進行擦除時，不僅會將擦除存儲器區塊的共源極信號線(common sourceline，簡稱為CSL)連接至高電平，還會將與其余存儲器區塊(未擦除存儲器區塊)對應的共源極信號線CSL都共同連接至高電平。以下將廣域共源極信號線上的信號定義為廣域共源極信號，并以GCSL同時表示廣域共源極信號(線)；以及，將共源極信號線上的信號定義為共源極信號，并以CSL表示共源極信號(線)。

請參見圖1，其為NAND型閃存使用廣域共源極信號線架構的示意圖。此處假設NAND閃存的存儲器陣列11包含Q個存儲器區塊BLK_(q)，q＝1～Q。其中，每一個存儲器區塊BLK_(q)各自包含M個晶體管串列MS_(q，1)～MS_(q，M)。為便于說明，本文以晶體管串列所在的存儲器區塊，以及在存儲器區塊內的位置代表各個存儲器區塊。例如，晶體管串列MS_(1，1)代表位于第一個存儲器區塊BLK₍₁₎的第一組晶體管串列；晶體管串列MS_(1，M)代表位于第1個存儲器區塊BLK₍₁₎的第M組晶體管串列；晶體管串列MS_(Q，M)代表位于第Q各存儲器區塊BLK_(Q)的第M組晶體管串列；晶體管串列MS_(Q，M)代表位于第Q各存儲器區塊BLK_(Q)的第M組晶體管串列，其余類推。

NAND型閃存內的每一個存儲器區塊(BLK₍₁₎～BLK_(Q))均通過與其對應共源極信號線CSL₍₁₎～CSL_(Q)電連接至廣域共源極信號線GCSL。圖1以底紋代表被選取進行擦除的擦除存儲器區塊BLK_(k)。此處假設存儲器控制器選擇對存儲器區塊BLK₍₁₎進行擦除，并將其定義為擦除存儲器區塊BLK_(k)，k＝1。