[發明專利]一種非帶隙無電阻CMOS基準源

有效

• 申請號: 201611178235.5
• 申請日: 2016-12-19
• 公開（公告）號: CN106383542B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 石躍;李昌瑋;周澤坤;馬亞東
• 申請（專利權）人: 成都信息工程大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

技術領域

本發明屬于模擬電路技術領域，具體涉及一種基于NMOS管和PMOS管的閾值電壓溫度特性進行補償的非帶隙無電阻CMOS電壓基準源。

背景技術

電壓基準源廣泛地運用于各種模擬集成電路和混合信號集成電路領域，其作用是提供一個不隨溫度和供電電壓變化的參考電壓。

模擬電路發展至今，帶隙基準源是如今最成熟的基準源架構，其主要是利用三級管的基極-發射級電壓隨溫度的變化特性產生的。標準的帶隙基準源需要使用大量的三級管和電阻器件，這些器件會占用大量的版圖面積，同時引入額外的噪聲。帶隙基準架構因自身的工作原理，輸出電壓一般穩定在1.2V左右，而在低功耗應用領域，供電電壓已經降到1V以下，這使得帶隙基準電壓很難在這些領域下應用。針對這些問題，CMOS基準源被提出來。絕大部分的CMOS基準源是利用MOS器件工作在亞閾值區下的漏極電流隨柵-源電壓的變化關系得來的。單一地利用亞閾值MOS管進行正溫電壓補償，需要很大尺寸比的MOS器件來實現，這會消耗大量的MOS管，增大電路的設計難度。

發明內容

針對上述問題，本發明提出一種無需PN結和電阻的CMOS基準源，該基準源利用MOS器件閾值電壓的負溫特性，構建溫度穩定的無電阻基準電壓。

本發明的技術方案為：

一種非帶隙無電阻CMOS基準源，包括閾值電壓提取電路和基準電壓產生電路，其特征在于，所述閾值電壓提取電路包括NMOS閾值電壓提取電路和PMOS閾值電壓提取電路，所述閾值電壓提取電路將提取到的NMOS閾值電壓V_THN和PMOS閾值電壓V_THP輸入基準電壓產生電路后產生基準電壓V_REF；

所述PMOS閾值電壓提取電路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6；其中，第二NMOS管MN2和第三NMOS管MN3的尺寸比為2:1，第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的尺寸比為3:1:1；

第二NMOS管MN2的漏極接第四PMOS管MP4的柵極、第五PMOS管MP5的漏極和第六PMOS管MP6的源極，其柵極接第三NMOS管MN3的柵極、第一NMOS管MN1的柵極和漏極以及第三PMOS管MP3的漏極；第五PMOS管MP5的柵極接第六PMOS管MP6的柵極和漏極以及第三NMOS管MN3的漏極，第五PMOS管MP5的源極接第四PMOS管MP4的漏極、第三PMOS管MP3的柵極和第二PMOS管MP2的柵極；第一PMOS管MP1的柵極和漏極相連并連接第二PMOS管MP2的漏極，其連接點作為PMOS閾值電壓提取電路的輸出端輸出PMOS閾值電壓V_THP；第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第一PMOS管MP1的源極接地GND，第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4的源極接電源電壓VDD；

所述NMOS閾值電壓提取電路包括第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9；其中，第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7的尺寸比為1:1:2，第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的尺寸比為1:2:1；

第四NMOS管MN4的柵極接PMOS閾值電壓提取電路中第一NMOS管NM1的柵極，其漏極接第七PMOS管MP7的柵極和漏極、第八PMOS管MP8的柵極以及第九PMOS管MP9的柵極；第五NMOS管MN5的源極接第六NMOS管MN6的漏極、第七NMOS管MN7的柵極和第八PMOS管MP8的漏極，其柵極和漏極短接并接第九PMOS管MP9的漏極和第六NMOS管MN6的柵極；第六NMOS管MN6的源極和第七NMOS管MN7的漏極相連，其連接點作為NMOS閾值電壓提取電路的輸出端輸出NMOS閾值電壓V_THN；第四NMOS管MN4和第七NMOS管的源極接地GND，第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源極接電源電壓VDD；第九PMOS管MP9的柵極輸出偏置電壓V_B。