[發明專利]三維存儲器元件及其制作方法

有效

• 申請號: 201611176404.1
• 申請日: 2016-12-19
• 公開（公告）號: CN108206188B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 呂函庭;陳威臣
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種三維存儲器元件及其制作方法，該三維存儲器元件包括：基材、脊狀疊層、存儲層、通道層以及覆蓋層。脊狀疊層包括多個導電條帶，沿著第一方向堆棧于基材上。存儲層沿著第二方向堆棧于脊狀疊層的立壁上，其中第一方向與第二方向夾一個非平角。通道層沿著第二方向堆棧于存儲層上，且包括一個窄側壁，具有一個沿著第一方向延伸的長邊。覆蓋層沿著第三方向堆棧于側壁上，第三方向與第二方向夾一個非平角。

技術領域

本發明是有關于一種高密度存儲器元件及其制作方法，特別是有關于一種三維(Three-Dimensional，3D)存儲器元件及其制作方法。

背景技術

非易失性存儲器(Non-Volatile Memory，NVM)元件，例如閃存，具有在移除電源時亦不丟失儲存于存儲單元中的信息的特性。已廣泛運用于用于便攜式音樂播放器、移動電話、數字相機等的固態大容量存儲應用。三維存儲器元件，例如單柵極垂直通道式(single-gate vertical-channel，SGVC)三維NAND閃存元件，具有許多層堆棧結構，可達到更高的儲存容量，更具有優異的電子特性，例如具有良好的數據保存可靠性和操作速度。

典型的單柵極垂直通道式三維NAND閃存元件的制作，是先以蝕刻工藝在多層堆棧結構中形成字線溝道(word line trench)；之后再于字線溝道的底部和側壁上依序形成包含氧化硅(silicon oxide)層、氮化硅(silicon nitride)層和氧化硅層(即，ONO復合層)的存儲層和由多晶硅材質所構成的通道層，藉以在溝道的側壁上定義出多個垂直串接的存儲單元。

然而，隨著存儲器元件的集成密度增加，元件關鍵尺寸(critical size)和間隔(pitch)縮小，使位于存儲層兩側角落的電場所引發的導角效應(corner effect)越來越明顯，容易使被寫入的存儲單元在讀取時提早開啟，進而導致的操作錯誤或電子特性惡化的問題。

因此有需要提供三維存儲器元件及其制作方法，以解決已知技術所面臨的問題。

發明內容

本說明書的一實施例是揭露一種三維存儲器元件。此三維存儲器元件包括：基材、脊狀疊層、存儲層、通道層以及覆蓋層。脊狀疊層包括多個導電條帶，沿著第一方向堆棧于基材上。存儲層沿著第二方向堆棧于脊狀疊層的立壁上，其中第一方向與第二方向夾一個非平角。通道層沿著第二方向堆棧于存儲層上，且具有一個窄側壁，此窄側壁包括一個沿著第一方向延伸的長邊。覆蓋層沿著第三方向堆棧于窄側壁之上，第三方向與第二方向夾一個非平角。

本說明書的另一實施例是揭露一種三維存儲器元件的制作方法。此三維存儲器元件的制作方法包括下述步驟：首先形成一個脊狀疊層，其包括多個導電條帶沿著第一方向堆棧于一基材上。接著，于脊狀疊層的立壁上形成一個存儲層，使存儲層沿著第二方向堆棧于立壁上，其中第一方向與第二方向夾一個非平角。之后，于存儲層上形成一個通道層，使通道層沿著第二方向堆棧于存儲層上，且包括一個窄側壁具有沿著第一方向延伸的一個長邊。后續，于兩窄側壁上形成一個覆蓋層，沿著第三方向堆棧于通道層上，第三方向實質與第二方向夾一個非平角。

根據上述實施例，本發明是在提供一種三維存儲器元件及其制作方法。其系在具有多個導電條帶的脊狀疊層的立壁上依序形成存儲層和通道層。之后，對通道層兩側的窄側壁進行回蝕，并于窄側壁之上形成一個覆蓋層。通過使通道層兩側的窄側壁遠離存儲層的兩側角落，以即以覆蓋層來捕捉更多的電子兩種方式，來降低存儲層兩側導角的電場所引發的導角效應，進而解決已知技術寫入/讀取操作錯誤或電子特性惡化的問題。

附圖說明

為了對本發明的上述實施例及其他目的、特征和優點能更明顯易懂，特舉數個較佳實施例，并配合所附圖式，作詳細說明如下:

圖1系根據本發明的一實施例所繪示的多層堆棧結構的結構透視圖；

圖2系繪示對圖1的多層堆棧結構進行圖案化工藝之后的結構透視圖；