[發明專利]多層級芯片互連

有效

• 申請號: 201611170916.7
• 申請日: 2016-12-16
• 公開（公告）號: CN107017230B
• 公開（公告）日: 2020-04-07
• 發明（設計）人: P·奧斯米茨;T·雅各布斯
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 鄭立柱;董典紅

本發明為多層級芯片互連。例如，設備和技術的代表性實施方式提供諸如芯片管芯的多層集成電路(IC)的互連部件的優化電性能。多層IC中的不同層包括可用于連接至IC外的電路、系統和載體的接觸端子。

技術領域

本申請涉及集成電路，更具體地涉及多層級芯片互連。

背景技術

例如包括高度集成器件(諸如片上系統(SOC)器件)的集成電路(IC)通常使用器件的最后一個金屬層(例如，通常為制造期間的器件的頂層)形成用于該器件的端子或連接。該最后一個金屬層成為用于臨時或永久地將IC與其他載體、印刷電路板、系統或部件互連的互連層。例如，用于晶圓測試的接觸焊盤、用于導線接合的端子以及用于“倒裝芯片”連接的接觸凸塊通常被實施為同一最后一個金屬互連層的一部分。

在許多情況下，最后一個金屬互連層由鋁合金、銅或類似材料組成。對于一些工藝(諸如晶圓測試)來說，例如，金屬合金是用于接觸形成的優選材料。對于其他工藝(諸如倒裝芯片接觸凸塊)，例如，銅是形成接觸凸塊的優選材料。然而，通常地，對于所有接觸類型來說，一種材料或另一種材料被用于互連層。從而，制造者通常在選擇最終的互連層材料時經歷一些折中。

在其他情況下，頂部金屬層可用于功率分布。為了增加電流能力，例如，上部層可形成為厚于下部層。這會產生寬設計規則以將底層連接至頂層。在系統級封裝(SIP)結構的情況下，例如，許多信號管腳可以直接從上部或頂層連接至下部層級金屬層。這能夠實現更加直接的信號路徑，并且可以允許改進的頂層中的設計規則以用于互連凸塊之間的橫向路由。這種結構可以支持SIP內增加的電流能力。

發明內容

本公開實施例的目的在于克服上述問題。

根據本公開實施例的一個方面，提供一種多層集成電路(IC)，包括：第一導電層，包括第一材料；第一接觸端子，耦合至所述第一導電層；第二導電層，設置在所述第一導電層上方，所述第二導電層包括第二材料；第二接觸端子，耦合至所述第二導電層；以及至少一個開口，位于所述第二導電層中，所述第一接觸端子經由所述第二導電層中的所述開口可從外部接入，使得所述第一接觸端子和所述第二接觸端子可同時從外部接入。

根據本公開實施例的另一方面，提供一種方法，包括：在多層集成電路(IC)的第一導電層上方布置所述IC的第二導電層；在所述第二導電層中形成開口；針對所述第一導電層形成第一接觸端子，所述第一接觸端子經由所述第二導電層中的所述開口可從外部接入；以及針對所述第二導電層形成第二接觸端子，所述第一接觸端子和所述第二接觸端子可同時從外部接入。

根據本公開實施例的另一方面，提供一種多層集成電路(IC)，包括：第一層，包括銅跡線；至少一個銅接觸端子，耦合至所述第一層；第二層，包括鋁合金跡線，設置在所述第一層上方；至少一個鋁合金接觸端子，耦合至所述第二層；以及至少一個開口，位于所述第二層中，銅接觸端子突出穿過所述第二層中的所述開口耦合至所述第一層，而不與所述第二層接觸，所述銅接觸端子和所述鋁合金接觸端子被布置為同時電耦合至所述IC外部的一個或多個電路。

根據本公開實施例的另一方面，提供一種多層芯片管芯，包括：多個金屬層，被堆疊布置并且包括電接觸節點；頂部層級，設置在所述堆疊上方，并且具有用于將所述芯片管芯電耦合至外部系統的多個端子焊盤；以及多個互連，將所述多個金屬層的對應層的所述電接觸節點電耦合至所述頂部層級處的各個端子焊盤，而不與所述芯片管芯的所述多個金屬層的其他層接觸。

根據本公開實施例的方案，可以提供諸如芯片管芯的多層集成電路(IC)的互連部件的優化電性能。

附圖說明

參照附圖闡述詳細描述。在附圖中，參考標號最左邊的數字表示該參考標號首先出現的附圖。不同附圖中使用相同的參考標號表示類似或相同的項。