[發(fā)明專利]一種用于SAR成像系統(tǒng)的CRC32校驗方法

有效

• 申請?zhí)枺?/td>: 201611169622.2
• 申請日: 2016-12-16
• 公開（公告）號: CN106612120B
• 公開（公告）日: 2020-03-27
• 發(fā)明（設計）人: 李宗凌;何聯(lián)俊;何煒;鄭珂;燕一松;仵銳
• 申請（專利權）人: 北京華航無線電測量研究所
• 主分類號: H03M13/09
• 分類號: H03M13/09;H04N1/00
• 代理公司: 北京天達知識產(chǎn)權代理事務所(普通合伙) 11386
• 代理人: 張春;彭霜

本發(fā)明提供了一種用于SAR成像系統(tǒng)的CRC32校驗方法，所述方法包括：數(shù)據(jù)中轉模塊FPGA檢測到控制模塊DSP發(fā)送的數(shù)據(jù)包后，按預定的數(shù)據(jù)發(fā)送速率向圖傳系統(tǒng)發(fā)送SAR圖像數(shù)據(jù)包，用所述預定的數(shù)據(jù)發(fā)送速率3倍的速率進行CRC32校驗值的計算，同時將計算得到的CRC32校驗值和SAR圖像數(shù)據(jù)包一起發(fā)送給圖傳系統(tǒng)；數(shù)據(jù)中轉模塊FPGA按三次重傳機制向圖傳系統(tǒng)發(fā)送SAR圖像數(shù)據(jù)包和CRC32校驗值；所述圖傳系統(tǒng)在接收SAR圖像數(shù)據(jù)包的同時，使用接收到的CRC32校驗值進行CRC32校驗。本發(fā)明合理設計流水線和處理速率，優(yōu)化處理架構，大大減少了系統(tǒng)內部緩存的使用。

技術領域

本發(fā)明屬于數(shù)字信號處理領域，具體涉及一種CRC32校驗方法，尤其涉及一種應用于SAR成像雷達中的CRC32校驗方法。

背景技術

數(shù)據(jù)傳輸系統(tǒng)要求數(shù)據(jù)能夠準確無誤地傳遞。常用的方法之一就是在發(fā)送端的數(shù)據(jù)后面加上循環(huán)冗余校驗(CRC)碼以構成幀校驗序列(Fr ame Check Sequence,FCS),在接收端通過數(shù)據(jù)的CRC校驗碼來判斷數(shù)據(jù)的有效性。

然而,隨著數(shù)據(jù)傳輸速率的提高,CRC校驗碼的生成時延成為制約數(shù)據(jù)高速傳輸?shù)囊粋€瓶頸。高效、快速的CRC算法實時實現(xiàn)已成為高速數(shù)據(jù)傳輸亟待解決的問題。

發(fā)明內容

針對上述問題，本發(fā)明提供一種用于SAR成像系統(tǒng)的CRC32校驗方法，結合SAR成像系統(tǒng)現(xiàn)有硬件架構以及數(shù)據(jù)處理流程，利用主控單元數(shù)據(jù)中轉高性能FPGA與控制模塊DSP配合完成CRC32校驗實時實現(xiàn)，使得CRC32校驗在系統(tǒng)中實現(xiàn)流水處理。通過利用DSP內外部存儲資源豐富以及SRIO總線傳輸速度高等特點，用于緩存大數(shù)據(jù)量SAR圖像數(shù)據(jù)，利用FPGA全并行流水運行特點，結合系統(tǒng)數(shù)據(jù)流處理要求，合理設計流水線和處理速率，優(yōu)化處理架構，大大減少了系統(tǒng)內部緩存的使用，同時，相對于DSP等串行器件實現(xiàn)該校驗方法，大大提升了運行速率和效率，該方法的實現(xiàn)方法和設計思路可廣泛應用于各種數(shù)據(jù)處理系統(tǒng)中。

一種用于SAR成像系統(tǒng)的CRC32校驗方法，所述方法包括：

步驟1、數(shù)據(jù)中轉模塊FPGA接收處理單元傳輸過來的SAR圖像數(shù)據(jù)，通過SRIO總線發(fā)送至控制模塊DSP，并緩存至存儲器DDR3中；

步驟2、控制模塊DSP從存儲器DDR3中讀取緩存的SAR圖像數(shù)據(jù)，然后將所述SAR圖像數(shù)據(jù)按預定的數(shù)據(jù)幀格式打包，并將打包好的SAR圖像數(shù)據(jù)以數(shù)據(jù)包的形式逐個發(fā)送給數(shù)據(jù)中轉模塊FPGA；

步驟3、數(shù)據(jù)中轉模塊FPGA檢測到控制模塊DSP發(fā)送的數(shù)據(jù)包后，按預定的數(shù)據(jù)發(fā)送速率向圖傳系統(tǒng)發(fā)送SAR圖像數(shù)據(jù)包，用所述預定的數(shù)據(jù)發(fā)送速率3倍的速率進行CRC32校驗值的計算，同時將計算得到的CRC32校驗值和SAR圖像數(shù)據(jù)包一起發(fā)送給圖傳系統(tǒng)；

步驟4、數(shù)據(jù)中轉模塊FPGA按三次重傳機制向圖傳系統(tǒng)發(fā)送SAR圖像數(shù)據(jù)包和CRC32校驗值；所述圖傳系統(tǒng)在接收SAR圖像數(shù)據(jù)包的同時，使用接收到的CRC32校驗值進行CRC32校驗。

進一步地，所述步驟2中，控制模塊DSP按數(shù)據(jù)幀格式將SAR圖像數(shù)據(jù)打包，并將打包好的SAR圖像數(shù)據(jù)以數(shù)據(jù)包的形式逐個發(fā)送給數(shù)據(jù)中轉模塊FPGA具體如下：

控制模塊DSP從緩存DDR3中讀取出SAR圖像數(shù)據(jù)，并按預定的數(shù)據(jù)幀格式將SAR圖像數(shù)據(jù)打包，通過SRIO總線將打好包的數(shù)據(jù)按數(shù)據(jù)包的形式逐包發(fā)送給數(shù)據(jù)中轉模塊FPGA。

進一步地，所述步驟2還包括：數(shù)據(jù)中轉模塊FPGA用內部FIFO緩存所述圖像數(shù)據(jù)包。

進一步地，所述步驟2還包括：數(shù)據(jù)中轉模塊FPGA通過外部中斷的方式通知控制模塊DSP是否已完成當前圖像數(shù)據(jù)包的接收，以及控制模塊DSP是否可以再發(fā)送數(shù)據(jù)包。