[發(fā)明專利]一種低采樣率的串口通訊時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611162280.1
• 申請日: 2016-12-15
• 公開（公告）號: CN106844253B
• 公開（公告）日: 2019-07-23
• 發(fā)明（設(shè)計(jì)）人: 康曉飛;周翰銘;趙磊;王仕禎;郭楹
• 申請（專利權(quán)）人: 北京時(shí)代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38;H03L7/18
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 范曉毅

一種低采樣率的串口通訊時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，涉及高速串口通訊系統(tǒng)領(lǐng)域；采樣數(shù)據(jù)經(jīng)過1/4速率Alexander鑒相器，比較數(shù)據(jù)和八相時(shí)鐘的相位關(guān)系，UP和DN信號控制電荷泵充放電，然后經(jīng)過比較器、計(jì)數(shù)器控制相位選擇/相位插值電路。相位選擇/相位插值電路對八相參考時(shí)鐘進(jìn)行選擇、插值操作，輸出一對正交時(shí)鐘進(jìn)入延遲鎖相環(huán)，延遲鎖相環(huán)產(chǎn)生八相時(shí)鐘分別對輸入數(shù)據(jù)采樣。直到八相采用時(shí)鐘中四相時(shí)鐘對準(zhǔn)數(shù)據(jù)的跳變沿，則剩下的四相時(shí)鐘此時(shí)對準(zhǔn)數(shù)據(jù)中間，這四相時(shí)鐘就是所恢復(fù)的數(shù)據(jù)采樣時(shí)鐘；降低了采樣時(shí)鐘的頻率，采樣時(shí)鐘的頻率為數(shù)據(jù)速率的1/4，使得時(shí)鐘電路的設(shè)計(jì)簡化，同時(shí)降低了電路的動(dòng)態(tài)功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及一種高速串口通訊系統(tǒng)領(lǐng)域，特別是一種低采樣率的串口通訊時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)。

背景技術(shù)

在高速串口通訊系統(tǒng)中，由于受到噪聲的影響，數(shù)據(jù)在傳輸時(shí)會(huì)產(chǎn)生延遲或者幅度失真，因此在接收端需要對數(shù)據(jù)重新進(jìn)行定位，即時(shí)鐘數(shù)據(jù)恢復(fù)。串口通訊的接收器接收衰減的輸入串行信號，并需要根據(jù)其跳變沿信息提取出時(shí)鐘信息，從提取出的時(shí)鐘信息可以估計(jì)數(shù)據(jù)相位的狀態(tài)。由于時(shí)鐘信息隱藏在所要傳輸?shù)拇袛?shù)據(jù)中，接收通道中的時(shí)鐘和數(shù)據(jù)恢復(fù)電路必須采用特定的算法，能夠根據(jù)本地時(shí)鐘和輸入數(shù)據(jù)的相位差來正確的調(diào)整本地采樣時(shí)鐘的相位，以保證采樣時(shí)鐘的相位能夠位于輸入數(shù)據(jù)碼元的中間位置。

現(xiàn)有時(shí)鐘數(shù)據(jù)恢復(fù)電路一般采用全速率或半速率結(jié)構(gòu)，在高速串行數(shù)據(jù)恢復(fù)時(shí)，對采樣時(shí)鐘的頻率要求較高，提高了時(shí)鐘電路的設(shè)計(jì)難度。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種低采樣率的串口通訊時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，降低了采樣時(shí)鐘的頻率，采樣時(shí)鐘的頻率為數(shù)據(jù)速率的1/4，使得時(shí)鐘電路的設(shè)計(jì)簡化，同時(shí)降低了電路的動(dòng)態(tài)功耗。

本發(fā)明的上述目的是通過如下技術(shù)方案予以實(shí)現(xiàn)的：

一種低采樣率的串口通訊時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，包括接收均衡器模塊、1/4速率alexander鑒相器模塊、串轉(zhuǎn)并模塊、電荷泵模塊、比較器模塊、計(jì)數(shù)器模塊、第一延遲鎖相環(huán)模塊、8相參考時(shí)鐘模塊、相位選擇/相位插值模塊、第二延遲鎖相環(huán)模塊、相位選擇控制模塊和相位插值控制模塊；

接收均衡器模塊：接收外部光電轉(zhuǎn)換模塊傳來的1.25GHz的串行信號，對串行信號進(jìn)行補(bǔ)償，生成補(bǔ)償后的串行信號；并將補(bǔ)償后的串行信號傳輸至1/4速率alexander鑒相器模塊；

第一延遲鎖相環(huán)模塊：生成312.5MHz的參考時(shí)鐘信號，并將參考時(shí)鐘信號等值轉(zhuǎn)換為8相參考時(shí)鐘信號，并將8相參考時(shí)鐘信號傳輸至相位選擇/相位插值模塊；

計(jì)數(shù)器模塊：接收比較器模塊傳來的高信號或低信號，對高信號或低信號進(jìn)行計(jì)數(shù)并累加，生成7bit的控制信號；輸出的7bit的控制信號將高3位bit信號傳輸至相位選擇控制模塊；將低4位bit信號傳輸至相位插值控制模塊；

相位選擇控制模塊：接收計(jì)數(shù)器模塊傳來的高3位bit信號，發(fā)出相位選擇控制信號至相位選擇/相位插值模塊；

相位插值控制模塊：接收計(jì)數(shù)器模塊傳來的低4位bit信號，發(fā)出相位插值控制信號至相位選擇/相位插值模塊；

相位選擇/相位插值模塊：接收第一延遲鎖相環(huán)模塊傳來的8相參考時(shí)鐘信號；接收相位插值控制模塊傳來的相位選擇控制信號，從8相參考時(shí)鐘信號選擇一相需要的采樣時(shí)鐘信號；接收相位插值控制模塊傳來的相位插值控制信號，對所選的一相需要的采樣時(shí)鐘信號進(jìn)行相位插值處理，得到相位插值后的采樣時(shí)鐘信號；并將相位插值后的采樣時(shí)鐘信號傳輸至第二延遲鎖相環(huán)模塊；

第二延遲鎖相環(huán)模塊：接收相位選擇/相位插值模塊傳來的相位插值后的采樣時(shí)鐘信號，將相位插值后的采樣時(shí)鐘信號轉(zhuǎn)換為8相恢復(fù)采樣時(shí)鐘信號，并將8相恢復(fù)采樣時(shí)鐘信號傳輸至1/4速率alexander鑒相器模塊；