[發明專利]柵極驅動電路

有效

• 申請號: 201611160364.1
• 申請日: 2016-12-15
• 公開（公告）號: CN106991948B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 金昺逸;崔碩桓
• 申請（專利權）人: 樂金顯示有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36;G09G3/3266
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 康建峰;楊鐵成

1.一種柵極驅動電路，包括：

移位寄存器，其包括多個級，

其中所述多個級中的第n級包括：

鎖存器控制電路，其包括連接至QB節點的第一NMOS晶體管、連接至Q節點的第二NMOS晶體管、以及第三NMOS晶體管，第一時鐘被輸入至所述第三NMOS晶體管的柵電極，并且所述第三NMOS晶體管連接至所述第一NMOS晶體管和所述第二NMOS晶體管；

鎖存器，其連接在所述Q節點與所述QB節點之間；以及

緩沖器，其包括傳輸門，所述傳輸門連接至所述Q節點和所述QB節點，并且第二時鐘被輸入至所述傳輸門的源電極，并且

其中n是正整數，

其中，在所述鎖存器控制電路中，所述第一NMOS晶體管包括被輸入來自第n-1級的第一進位信號的柵電極，并且所述第二NMOS晶體管包括被輸入來自第n+1級的第二進位信號的柵電極。

2.根據權利要求1所述的柵極驅動電路，其中，在所述鎖存器控制電路中，

所述第一NMOS晶體管包括連接至所述QB節點的漏電極，并且

所述第二NMOS晶體管包括連接至所述Q節點的漏電極。

3.根據權利要求1所述的柵極驅動電路，其中，所述第三NMOS晶體管包括：

源電極，其連接至低壓電力線，以及

漏電極，其連接至所述第一NMOS晶體管的源電極和所述第二NMOS晶體管的源電極。

4.根據權利要求1所述的柵極驅動電路，其中，所述鎖存器包括在閉環反饋電路中彼此連接的第一反相器和第二反相器，

其中，所述第一反相器包括：

第四NMOS晶體管，其具有連接至所述Q節點的柵電極、連接至所述QB節點的漏電極、以及連接至低壓電力線的源電極；以及

第一PMOS晶體管，其具有連接至所述Q節點的柵電極、連接至所述QB節點的漏電極、以及連接至高壓電力線的源電極，并且

其中，所述第二反相器包括：

第五NMOS晶體管，其具有連接至所述QB節點的柵電極、連接至所述Q節點的漏電極、以及連接至所述低壓電力線的源電極；以及

第二PMOS晶體管，其具有連接至所述QB節點的柵電極、連接至所述Q節點的漏電極、以及連接至所述高壓電力線的源電極。

5.根據權利要求1所述的柵極驅動電路，其中，所述緩沖器包括：

下拉晶體管，其具有：連接至所述QB節點的柵電極；連接至低壓電力線的漏電極；以及源電極，其連接至所述傳輸門的漏電極。

6.根據權利要求5所述的柵極驅動電路，其中所述傳輸門包括：

第六NMOS晶體管，所述Q節點的信號被輸入至所述第六NMOS晶體管的柵電極，并且所述第六NMOS晶體管的漏電極連接至所述下拉晶體管的所述漏電極以及輸出節點；以及

第三PMOS晶體管，所述QB節點的信號被輸入至所述第三PMOS晶體管的柵電極，并且所述第三PMOS晶體管的漏電極連接至所述下拉晶體管的所述漏電極以及所述輸出節點。

7.一種柵極驅動電路，包括：

移位寄存器，其被配置為多個級，

其中，所述多個級中的第n級包括：

鎖存器控制電路，其被配置成基于第一時鐘、從第n-1級接收的第一進位信號和從第n+1級接收的第二進位信號，當所述第一時鐘和所述第一進位信號具有高電壓時控制QB節點具有低電壓，以及當所述第一時鐘和所述第二進位信號具有高電壓時控制Q節點具有低電壓；

連接在所述Q節點與所述QB節點之間的鎖存器；以及

緩沖器，其被配置成當所述Q節點具有高電壓時升高要與第二時鐘同步的輸出電壓，以及當所述QB節點具有高電壓時降低所述輸出電壓，并且

其中，n是正整數。

8.根據權利要求7所述的柵極驅動電路，其中所述鎖存器控制電路被配置成接收所述第一時鐘，并且抑制由所述第一進位信號中的噪聲信號和所述第二進位信號中的噪聲信號中的至少之一產生的輸出電壓的噪聲。