[發明專利]一種帶隙基準源電路

有效

• 申請號: 201611154410.7
• 申請日: 2016-12-14
• 公開（公告）號: CN106774574B
• 公開（公告）日: 2019-01-15
• 發明（設計）人: 許聰
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 江婷

1.一種帶隙基準源電路，包括：負反饋電路和具有正溫度系數和負溫度系數的雙極性晶體管的兩條基本支路，所述兩條基本支路中的其中一條基本支路還具有一個第一調整電阻，所述第一調整電阻與該基本支路的雙極性晶體管的發射極連接；所述負反饋電路對所述兩條基本支路的電壓進行負反饋，其特征在于，還包括：第一運算放大器和基準電壓輸出支路，所述基準電壓輸出支路包括串聯電連接的第一PMOS管和第一雙極性晶體管，所述第一雙極性晶體管與所述基本支路的雙極性晶體管的類型和尺寸相同；所述第一運算放大器的兩個輸入端中的一端連接到一條所述基本支路中的雙極性晶體管控制端，另一端連接到所述基準電壓輸出支路的第一雙極性晶體管控制端；所述第一PMOS管的柵極與所述第一運算放大器的輸出端連接，所述第一PMOS管的源極連接到電壓VCC端，漏極為基準電壓輸出端；所述控制端為PNP晶體管的發射極或NPN晶體管的集電極。

2.根據權利要求1所述的帶隙基準源電路，其特征在于，所述負反饋電路包括第二運算放大器、尺寸相同的第二PMOS管和第三PMOS管；所述第二PMOS管與所述第三PMOS管共柵極，且兩個源極都連接到電壓VCC端，兩個漏極分別與所述兩條基本支路中的雙極性晶體管的控制端電連接，所述兩條基本支路中的雙極性晶體管的控制端還分別與所述第二運算放大器的兩個輸入端電連接，所述第二運算放大器的輸出端連接到所述第二PMOS管和第三PMOS管的柵極。

3.根據權利要求2所述的帶隙基準源電路，其特征在于，所述兩條基本支路中的雙極性晶體管為PNP型晶體管，所述雙極性晶體管的基極和集電極均接地，發射極為所述雙極性晶體管的控制端。

4.根據權利要求3所述的帶隙基準源電路，其特征在于，在未與所述第一運算放大器輸入端相連的一條所述基本支路中設有所述第一調整電阻，所述第一調整電阻連接在雙極性晶體管的發射極和該基本支路對應的PMOS管漏極與所述第二運算放大器的輸入端的連接點之間。

5.根據權利要求4所述的帶隙基準源電路，其特征在于，與所述第一運算放大器輸入端相連的一條所述基本支路中的雙極性晶體管為PNP三極管，所述未與所述第一運算放大器輸入端相連的一條所述基本支路中的雙極性晶體管包括N個與所述PNP三極管尺寸大小相同的PNP三極管，N為正整數；其中，N個所述PNP三極管通過并聯或者串聯或者混聯的方式連接在一起。

6.根據權利要求5所述的帶隙基準源電路，其特征在于，所述基準電壓輸出支路還包括第二調整電阻，所述第二調整電阻連接在所述基準電壓輸出端和所述第一雙極性晶體管控制端與所述第一運算放大器的輸入端的連接點之間。

7.根據權利要求6所述的帶隙基準源電路，其特征在于，所述第一雙極性晶體管為與所述PNP三極管尺寸大小相同的三極管。