[發明專利]一種LockStep處理機及管理方法

有效

• 申請號: 201611153880.1
• 申請日: 2016-12-14
• 公開（公告）號: CN108228391B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 徐奡;劉帥;周嘯;鄭久壽;李鵬;夏德天
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: G06F11/16
• 分類號: G06F11/16;G06F11/20
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

本發明屬于計算機系統可靠性設計技術，涉及一種實時監測故障并實時故障恢復的高可靠多處理器計算機架構。包括處理器系統采用單模塊設計，包括處理器單元、存儲器單元、供電管理單元、時鐘單元、系統管理單元；所述處理器單元包含3個并行工作的相似或非相似的處理器CPU；所述存儲器單元由3個并行工作的隨機存儲器RAM、2個主備工作只讀存儲器ROM以及1個非易失存儲器NVM組成；所述供電管理單元實現系統雙余度供電的監控與管理以及系統二次電源的轉換與管理；所述時鐘單元實現雙余度時鐘電路的監控與管理；所述系統管理單元負責監控系統資源的工作情況，針對資源的故障進行定位、隔離與恢復。

技術領域

本發明屬于計算機系統可靠性設計技術，涉及一種故障實時監測并實時恢復的高可靠多處理器計算機架構。

背景技術

計算機的容錯能力對于其在安全關鍵領域的應用具有非常重要的意義。硬件冗余技術是一種有效提高計算機系統容錯能力的技術，通過引入多重硬件部件完成同一任務，當系統中的某個冗余部件出現故障，系統將重新組織余下的正常部件繼續完成任務。鎖步(Lockstep)技術是容錯多處理器系統中一種有效組織冗余處理器部件實現高完整性計算的方法。在傳統Lockstep處理器系統中，2只處理器分別作為主處理器和監控處理器嚴格同步地執行相同指令，主處理器操作系統存儲器并負責驅動系統輸出，而監控處理器連續地監控主處理器總線上的數據、地址等信息與所執行代碼的一致性。一旦發生不一致，則說明出現差錯，本次計算結果將不輸出，從而實現故障靜默。采用該方法實現了非常高的故障檢測率，但無法有效地實現故障恢復，系統降級較快。本發明提出的Lockstep處理機及管理方法采用以3模并行工作的處理器CPU、3模并行工作的RAM、2模主備工作的ROM為核心的Lockstep計算機架構，通過硬件表決實現了處理器的同步表決監控，在發生單個處理器資源故障時可實現故障實時恢復。

發明內容

本發明的目的是：提供一種鎖步的高可靠多處理器架構及其管理方法。可實現計算機實時故障檢測和恢復，可保證計算機數據處理的高可靠性，顯著降低軟件開發成本。處理器系統框圖如附圖1所示；

本發明的技術方案是：

1.一種LockStep處理機的管理方法，包括正常、降級、停機3種工作模態；

(1)正常模態下，處理器系統中的3個處理器CPU鎖步運行，在處理器前端總線上同步處理器總線周期操作如讀取，寫入等，以及對處理器系統內存RAM數據進行同步操作如讀取、寫入；處理器總線周期操作和內存數據的同步操作通過系統管理單元FPGA實現并對數據進行多數表決，如果通過表決可以得到表決值，則實際操作數據采用表決后的同一值。如果通過表決未得到表決值，說明發生1:1:1的奇異故障，處理器系統進入故障停機模態；處理器系統針對每個冗余CPU及RAM設置故障計數器；

(2)對于Lockstep處理機中的CPU，若其總線周期操作數據與表決值不一致連續累計次數超過門限，則認為該CPU運行故障，系統管理單元中的復位系統將復位該故障CPU，復位完成后故障CPU根據復位前系統存儲于RAM中上下文進行重同步操作，重同步成功后系統繼續按照表決策略運行。當故障CPU處于復位恢復過程或無法成功恢復情況下，處理器系統進入降級模態，剩余的兩個CPU采用比較工作模式，2模Lockstep處理機主控監控架構，在該模式下一旦發生不一致則系統進入故障靜默狀態即停機模態；

(3)對于RAM，若某個RAM讀取數據與表決值不一致次數超過門限，系統管理單元將根據另外2個RAM表決內容對故障RAM進行刷新操作。刷新操作成功完成后繼續按照表決策略運行；故障RAM刷新過程中或無法成功刷新情況下，處理器系統進入降級模態，剩余RAM采用比較工作模式，在該模式下一旦發生不一致則系統進入故障靜默狀態即停機模態。