[發明專利]一種應用于指令制導系統的指令處理芯片

有效

• 申請號: 201611145202.0
• 申請日: 2016-12-13
• 公開（公告）號: CN106708778B
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 陳永良;秦銳;張帆;賈望屹;操煒鼎
• 申請（專利權）人: 中國電子科技集團公司第二十研究所
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 顧潮琪

本發明提供了一種應用于指令制導系統的指令處理芯片，采用LQFP封裝方式，包含靜態檢測模塊和動態解碼模塊；靜態檢測模塊中LDO將外界電源轉換為靜態檢測電路和時鐘電路的電源電壓，時鐘電路為靜態檢測電路提供時鐘信號，靜態檢測電路通過UART接口與控制艙處理器通信，完成靜態通信檢測；動態解碼模塊中動態解碼電路通過SPI接口向射頻接收機發送動態信息，射頻接收機延時接收時間指令并輸出至動態解碼電路進行采樣、解碼、糾錯、校驗、還原并重新編碼，通過UART接口發送至控制艙處理器。本發明的器件連接更加牢固，產品穩定性更好，系統功耗更小，生產周期和成本大大降低。

技術領域

本發明屬于電子元器件技術領域，具體涉及一種應用于指令制導系統的指令處理芯片。

背景技術

傳統的指令制導系統中指令處理電路主要采用FPGA和FLASH實現動態解碼功能，采用單片機實現靜態檢測功能，其設計架構如圖1所示。地面時，單片機與控制艙處理器進行靜態通信檢測；空中飛行時，FPGA快速捕獲接收機突發脈沖信號，進行握手信號的判定、身份識別、校驗、糾錯編碼，還原后送控制艙處理器。隨著精確制導技術的快速發展，在不同口徑指令制導系統中應用存在以下問題：

1、由于FPGA和單片機一般采用BGA封裝方式，在高抗過載沖擊環境下容易產生器件脫落現象，影響系統產品的穩定性。

2、由于FPGA和單片機均作為通用器件設計，應用于指令制導系統時需要下載程序調試，調試工作量將隨FPGA和單片機芯片數量增加，嚴重影響生產周期。一般FPGA和單片機均是國外采購器件，國內尚沒有成熟的替代產品，批量生產時存在采購風險，導致指令處理電路的成本較高。

3、指令制導系統的必然發展趨勢是小型化、系列化和通用性，FPGA、FLASH、單片機及其外圍電路占用PCB板上較多的面積，并且功耗比較大，無法同射頻接收機集成設計，針對不同口徑指令制導系統需要重新進行FPGA和單片機選型，甚至需要針對不同的應用系統來調整常規架構，增加了電路設計的工作量，不利于在其他平臺擴展應用。

發明內容

為了克服現有技術的不足，本發明提供一種用于指令制導系統的指令處理芯片，采用單芯片集成設計替代現有系統中的FPGA、FLASH和單片機實現靜態檢測和動態解碼功能。

本發明解決其技術問題所采用的技術方案是：一種用于指令制導系統的指令處理芯片，采用LQFP封裝方式，包含靜態檢測模塊和動態解碼模塊。

所述的靜態檢測模塊集成了靜態檢測電路、UART接口、LDO和時鐘電路，LDO將外界電源轉換為靜態檢測電路和時鐘電路的1.8V電源電壓，時鐘電路為靜態檢測電路提供時鐘信號，靜態檢測電路通過UART接口與控制艙處理器通信，完成系統在地面時的靜態通信檢測；所述的動態解碼模塊集成了動態解碼電路、UART接口、SPI接口和PLL，PLL為動態解碼電路提供時鐘信號，動態解碼電路通過SPI接口向射頻接收機發送動態信息，射頻接收機延時接收時間指令并輸出至動態解碼電路進行采樣、解碼、糾錯、校驗、還原并重新編碼，通過UART接口發送至控制艙處理器。

所述的靜態檢測模塊和動態解碼模塊不同時工作，系統工作時先進行靜態通信檢測，然后才對動態解碼模塊加電。

所述靜態檢測模塊的IO電壓為2.5V，內核電壓為1.8V，時鐘電路中EFUSE的燒寫電壓為3.3V，LDO及模擬IO管腳的供電均采用模擬2.5V；動態解碼模塊的IO電壓為3.3V，內核電壓為1.8V，PLL采用模擬1.8V供電，模擬IO管腳采用3.3V供電；采用電源隔離單元實現上述不同電壓域之間的隔離和全芯片的ESD保護。

本發明的有益效果是：

1)本發明的用于指令制導系統的指令處理芯片采用LQFP封裝方式，在高抗過載沖擊環境下，器件連接更加牢固，產品穩定性更好；