[發(fā)明專利]用于小型化通信系統(tǒng)的Turbo碼編譯碼芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 201611144967.2
• 申請(qǐng)日: 2016-12-13
• 公開（公告）號(hào): CN106788466A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 操煒鼎;陳永良;陳爾釤;畢文婷;楊楠
• 申請(qǐng)（專利權(quán)）人: 中國電子科技集團(tuán)公司第二十研究所
• 主分類號(hào): H03M13/29
• 分類號(hào): H03M13/29;H04L1/00
• 代理公司: 西北工業(yè)大學(xué)專利中心61204
• 代理人: 顧潮琪

技術(shù)領(lǐng)域

本發(fā)明屬于通信技術(shù)領(lǐng)域，涉及一種通信信號(hào)處理芯片，尤其涉及一種Turbo碼編譯碼芯片，可同時(shí)滿足小型化通信系統(tǒng)對(duì)Turbo碼的編碼和譯碼需求。

背景技術(shù)

傳統(tǒng)通信系統(tǒng)的Turbo碼編碼和譯碼功能沒有集成，編譯碼沒有和其它碼級(jí)聯(lián)，且譯碼迭代次數(shù)為4，復(fù)雜度高，如圖1所示，存儲(chǔ)器分散在各個(gè)功能塊周圍，大小、形狀差異較大，如圖2所示，由于存在上述問題，其實(shí)現(xiàn)形式一般采用FPGA實(shí)現(xiàn)。如果在通信系統(tǒng)中應(yīng)用則存在以下缺點(diǎn)：

1、由于譯碼迭代單元規(guī)模較大，且譯碼迭代次數(shù)為4，一般的Turbo碼譯碼模塊規(guī)模大、占用FPGA資源較多，功耗較大，限制了通信系統(tǒng)系統(tǒng)其它功能模塊性能的發(fā)揮。

2、Turbo碼編譯碼模塊使用了大量存儲(chǔ)器，存儲(chǔ)器分散在各個(gè)功能塊周圍，大小、形狀差異較大，導(dǎo)致存儲(chǔ)器的規(guī)模較大，且不利于芯片化實(shí)現(xiàn)。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種用于小型化通信系統(tǒng)的Turbo碼編譯碼芯片，采用兩級(jí)迭代譯碼，同時(shí)將Turbo碼和漢明碼進(jìn)行級(jí)聯(lián)，將編碼和譯碼模塊的存儲(chǔ)器進(jìn)行歸一化設(shè)計(jì)，以減小存儲(chǔ)器數(shù)量和面積，便于芯片化實(shí)現(xiàn)時(shí)后端布局，滿足通信系統(tǒng)對(duì)小型化低功耗的Turbo碼編譯碼器的應(yīng)用需求。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：一種Turbo碼編譯碼芯片，包括Turbo碼譯碼模塊、Turbo碼編碼模塊、漢明碼編碼模塊和漢明碼譯碼模塊，其中Turbo碼譯碼模塊包括多路選擇器MUX、輸入緩沖存儲(chǔ)器RAM_in和Turbo碼譯碼電路，Turbo碼譯碼電路包括譯碼歸一化存儲(chǔ)器陣列、分量譯碼器A、分量譯碼器B和譯碼控制電路；Turbo碼編碼模塊包括輸入緩沖存儲(chǔ)器RAM_in、編碼控制電路和編碼歸一化存儲(chǔ)器陣列；

在編碼工作模式時(shí)，中頻數(shù)字信號(hào)輸入到Turbo碼編碼模塊的輸入緩沖存儲(chǔ)器RAM_in，由編碼控制電路讀取RAM_in中的數(shù)據(jù)，按照Turbo碼的編碼規(guī)則進(jìn)行編碼，生成中間數(shù)據(jù)存儲(chǔ)在編碼歸一化存儲(chǔ)器陣列中，Turbo碼編碼模塊輸出數(shù)據(jù)給漢明碼編碼模塊完成漢明碼編碼；

在譯碼工作模式時(shí)，將經(jīng)過解交織的中頻數(shù)字信號(hào)首先輸入漢明碼譯碼模塊，完成漢明碼譯碼，輸出給Turbo碼譯碼模塊的緩沖存儲(chǔ)器RAM_in，由多路選擇器MUX11根據(jù)不同延遲模式控制數(shù)據(jù)寫入不同的RAM，由譯碼控制電路控制分量譯碼器A、分量譯碼器B完成Turbo碼譯碼迭代，直至譯碼結(jié)果滿足誤碼率要求，譯碼中間數(shù)據(jù)存儲(chǔ)在譯碼歸一化存儲(chǔ)器陣列中。

本發(fā)明的有益效果是：

1)本發(fā)明由于采用兩級(jí)迭代譯碼和漢明碼級(jí)聯(lián)，大大降低了算法復(fù)雜度；

2)本發(fā)明由于將編碼和譯碼模塊的存儲(chǔ)器進(jìn)行歸一化設(shè)計(jì)，大大減少了存儲(chǔ)器數(shù)目和面積。

3)本發(fā)明由于采用芯片化實(shí)現(xiàn)方式，大大減小了Trubo碼編譯碼器的體積和功耗。

附圖說明

圖1為傳統(tǒng)Turbo碼編譯碼器譯碼迭代框圖；

圖2為傳統(tǒng)Turbo碼編譯碼器存儲(chǔ)器分布框圖；

圖3為本發(fā)明Turbo碼編譯碼芯片結(jié)構(gòu)框圖；

圖4為本發(fā)明Turbo碼編譯碼芯片譯碼模塊框圖；

圖5為本發(fā)明Turbo碼編譯碼芯片譯碼電路框圖；

圖6為本發(fā)明Turbo碼編譯碼芯片編碼模塊框圖；

圖7為本發(fā)明Turbo碼編譯碼芯片的應(yīng)用實(shí)例圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明，本發(fā)明包括但不僅限于下述實(shí)施例。

本發(fā)明的Turbo碼編譯碼芯片集成有Turbo碼譯碼模塊1、Turbo碼編碼模塊3、漢明碼編碼模塊2、漢明碼譯碼模塊4，其中Turbo碼譯碼模塊由多路選擇器MUX11、輸入緩沖存儲(chǔ)器RAM_in 12和Turbo碼譯碼電路13構(gòu)成，Turbo碼編碼模塊由輸入緩沖存儲(chǔ)器RAM_in 31、編碼控制電路32和編碼歸一化存儲(chǔ)器陣列33構(gòu)成，Turbo碼譯碼電路由譯碼歸一化存儲(chǔ)器陣列131、分量譯碼器A 132、分量譯碼器B 133和譯碼控制電路134構(gòu)成。