[發明專利]集成電路及其形成方法

在審

• 申請號: 201611142297.0
• 申請日: 2016-12-12
• 公開（公告）號: CN106876402A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 吳偉成;鄧立峰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11573
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例涉及半導體領域，更具體地涉及集成電路及其形成方法。

背景技術

嵌入式存儲器是用于半導體工業中以提高集成電路(IC)的性能的技術。嵌入式存儲器是非獨立的存儲器，它與邏輯核芯集成在同一芯片上，并且支持邏輯核芯完成預期的功能。高性能的嵌入式存儲器由于其高速度和寬總線的特性而成為VLSI中的關鍵部件，從而消除了芯片間通信。

發明內容

本發明的實施例提供了一種集成電路(IC)，包括：邏輯區域，包括邏輯器件，所述邏輯器件設置在襯底上方并且包括設置在第一高k柵極介電層上方的第一金屬柵極；以及嵌入式存儲區域，設置為鄰近所述邏輯區域并且包括非易失性存儲器(NVM)器件，所述非易失性存儲器器件包括設置在第二高k柵極介電層上方的第二金屬柵極。

本發明的實施例還提供了一種集成電路(IC)，包括：邏輯區域，包括邏輯器件，所述邏輯器件設置在襯底上方并且包括設置在第一高k柵極介電層上方的第一金屬柵極；以及嵌入式存儲區域，設置為鄰近所述邏輯區域并且包括非易失性存儲器(NVM)器件，所述非易失性存儲器器件包括設置在所述襯底上方的分裂柵極閃速存儲器單元；其中，所述分裂柵極閃速存儲器單元分別包括選擇柵極和控制柵極，所述選擇柵極和所述控制柵極通過在所述控制柵極下方延伸的電荷捕獲層分離；其中，所述控制柵極或所述選擇柵極為通過第二高k柵極介電層與所述襯底分離的金屬柵極。

本發明的實施例還提供了一種形成集成電路(IC)的方法，包括：提供襯底，所述襯底包括具有邏輯器件的邏輯區域和具有非易失性存儲器器件的存儲區域；形成位于所述邏輯區域內的第一犧牲柵極堆疊件和位于所述存儲區域內的第二犧牲柵極堆疊件；形成通過電荷捕獲層與所述第二犧牲柵極堆疊件分離的第三柵極堆疊件；以及利用高k柵極介電層和金屬層來替換所述第一犧牲柵極堆疊件和所述第二犧牲柵極堆疊件，以形成位于所述邏輯區域內的第一金屬柵極和位于所述存儲區域內的第二金屬柵極。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最佳地理解本發明的各個實施例。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1示出了包括高k技術柵極(HKMG)非易失性存儲器(NVM)器件的的集成電路(IC)的一些實施例的截面圖。

圖2示出了包括HKMG NVM器件的IC的一些附加的實施例的截面圖。

圖3示出了包括HKMG NVM器件的IC的一些附加的實施例的截面圖。

圖4至圖12D示出了用于制造包括HKMG NVM器件的IC的方法的一些實施例的一系列截面圖。

圖13示出了用于制造包括HKMG NVM器件的IC的方法的一些實施例的流程圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發明在各個實例中可以重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關系術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間關系術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。

在新興的技術節點中，半導體工業開始將邏輯器件和存儲器件集成在相同的半導體芯片上。與兩個分離芯片(一個用于存儲器，而另一個用于邏輯器件)，且由于連接兩個芯片的布線或引線導致了不期望的延遲的方法相比，這種集成改善了性能。另外，由于用于制造兩種類型的器件的具體工藝步驟的共用，所以降低了將存儲器和邏輯器件集成在相同的半導體芯片上的處理成本。一種常見類型的嵌入式存儲器是嵌入式閃速存儲器。嵌入式閃速存儲器可以包括布置在閃速存儲單元的第一和第二源極/漏極區之間的選擇柵極。閃速存儲單元也可以包括布置在選擇柵極旁邊并且通過電荷捕獲介電層與選擇柵極分開的控制柵極。