[發明專利]芯片內高壓雷擊防護電路

有效

• 申請號: 201611140184.7
• 申請日: 2016-12-12
• 公開（公告）號: CN108615728B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 田澤;邵剛;劉敏俠;唐龍飛;劉穎;胡曙凡
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

本發明提出一種芯片內高壓雷擊防護電路，該電路包括電阻Rin、電阻Rs、高壓二極管DHW、硅控整流器SCR和串列結構PMOS；硅控整流器SCR內部的連接關系為PNP管q1的集電極與NPN管q2的基極相連接，PNP管q1的基極與NPN管q2的集電極相連接，電阻R1將PNP管q1的基極與發射極相連，電阻R2將NPN管q2的基極與發射極相連接，電阻Rin一端輸入端口dis連接，另一端分別與二極管DHW的陰極、電阻Rs和PNP管q1的發射極相連，電阻Rs另一端與PNP管q1的基極以及6個串聯的柵源連接的pmos管P1的源極相連，二極管DHW的陽極、NPN管q2的發射極和P6的漏極連接至地。本發明通過端口串聯電阻的SCR電路，實現端口的雷擊保護。

技術領域

本發明屬于電子電路設計技術，尤其涉及一種芯片內高壓雷擊防護電路。

背景技術

離散量電路被普遍應用與機電等系統中，系統受雷擊后，離散量信號發生突變，由于此時的信號主要表現為高電壓和大電流，傳統的離散量處理芯片端口耐壓能力不足，需外加的雷擊防護電路，成本和面積增加。

發明內容

本發明的目的是提出一種芯片內高壓雷擊防護電路，可以解決現有技術中由于外圍電路引起面積和成本增加問題。

芯片內高壓雷擊防護電路，該電路包括電阻Rin、電阻Rs、高壓二極管DHW、硅控整流器SCR和串列結構PMOS；硅控整流器SCR內部的連接關系為PNP管q1的集電極與NPN管q2的基極相連接，PNP管q1的基極與NPN管q2的集電極相連接，電阻R1將PNP管q1的基極與發射極相連，電阻R2將NPN管q2的基極與發射極相連接，

電阻Rin一端輸入端口dis連接，另一端分別與二極管DHW的陰極、電阻Rs和PNP管q1的發射極相連，電阻Rs另一端與PNP管q1的基極以及6個串聯的柵源連接的pmos管P1的源極相連，二極管DHW的陽極、NPN管q2的發射極和P6的漏極連接至地。

電阻Rin，用于限制電流，該電阻可根據實際需要選擇合適阻值，典型值可選擇1kΩ～10kΩ。

電阻Rs，用于加速SCR結構泄電流，該電阻可根據實際需要選擇合適阻值，典型值可選擇2Ω～10Ω。

高壓二極管DHW，用于鉗位電路；該高壓二極管所需耐壓值為端口耐壓值的120％。

SCR結構，用于快速泄放端口電流；

串列結構PMOS，采用串列的二極管連接方式，用于電路耐壓，保護芯片。

有益效果：

本發明提供的芯片內高壓雷擊防護電路，利用電阻與SCR結構的耐高壓特性，保護內部電路，同時節省了外部器件，使電路板級節省了成本，減小了面積，可廣泛應用。

附圖說明

圖1是本發明的電路結構圖。

Dis-離散量信號，Rin-電阻，DHW-高壓二極管，Rs-電阻，

SCR-硅控整流器，PMOS-P型金屬氧化物半導體

具體實施方式

下面結合附圖和具體實施例，對本發明的技術方案進行清楚、完整地表述。

雷電信號通常表示為高能量信號，其電壓和電流較大，為有效保護內部電路，端口防護電路即需耐受高電壓，也需耐受大電流。雷電信號經過端口進入芯片內部后，Rin電阻限制了流入后續電流的電流大小，DHW二極管限制了電壓大小，SCR結構被高壓/電流出發后，采用泄電的方式將能量釋放完，最后采用成熟技術6x pmos stack限制進入電路內部的電壓。