[發(fā)明專利]一種FPGA配置控制系統(tǒng)測試方法、控制平臺及驗證平臺有效
| 申請?zhí)枺?/td> | 201611132486.X | 申請日: | 2016-12-09 |
| 公開(公告)號: | CN106647700B | 公開(公告)日: | 2019-09-13 |
| 發(fā)明(設計)人: | 湛亞熙;許明亮 | 申請(專利權)人: | 深圳市紫光同創(chuàng)電子有限公司 |
| 主分類號: | G05B23/02 | 分類號: | G05B23/02 |
| 代理公司: | 深圳鼎合誠知識產(chǎn)權代理有限公司 44281 | 代理人: | 江婷 |
| 地址: | 518057 廣東省深圳市南山區(qū)*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 配置控制系統(tǒng) 約束條件 測試位 流數(shù)據(jù) 測試 控制系統(tǒng)測試 測試執(zhí)行 控制平臺 時序信號 驗證平臺 寫入 隨機性 配置接口信息 隨機測試數(shù)據(jù) 讀取 測試流程 測試數(shù)據(jù) 功能驗證 配置數(shù)據(jù) 生成測試 位流數(shù)據(jù) 驗證 表現(xiàn) | ||
1.一種FPGA配置控制系統(tǒng)測試控制平臺,其特征在于,包括:
實例獲取器,用于獲取對配置控制系統(tǒng)的待測設計進行測試的測試實例,所述測試實例包括測試流程、測試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息;
配置數(shù)據(jù)生成器,用于根據(jù)所述測試流程以及所述生成約束條件生成測試位流數(shù)據(jù)輸入至測試執(zhí)行平臺;所述測試位流數(shù)據(jù)中包含根據(jù)所述約束條件生成的指定測試數(shù)據(jù)以及針對所述測試流程涉及但無生成約束條件的配置數(shù)據(jù)所生成的隨機測試數(shù)據(jù);
配置接口時序發(fā)生器,用于根據(jù)所述配置接口信息生成對應的寫入或讀取時序信號輸入至所述測試執(zhí)行平臺,以供該測試執(zhí)行平臺將所述測試位流數(shù)據(jù)寫入所述配置控制系統(tǒng)的待測設計進行測試。
2.如權利要求1所述的FPGA配置控制系統(tǒng)測試控制平臺,其特征在于,所述配置數(shù)據(jù)生成器包括以下產(chǎn)生器中的至少一種:
配置寄存器自動產(chǎn)生器,用于根據(jù)所述生成約束條件產(chǎn)生指定配置寄存器數(shù)據(jù),和/或隨機產(chǎn)生隨機配置寄存器數(shù)據(jù);
配置存儲數(shù)據(jù)自動產(chǎn)生器,用于根據(jù)所述生成約束條件產(chǎn)生配置到FPGA存儲單元的指定數(shù)據(jù),和/或隨機產(chǎn)生配置到FPGA存儲單元的隨機數(shù)據(jù);
空白數(shù)據(jù)產(chǎn)生器,用于產(chǎn)生供時鐘切換配置或供時間等待的空白數(shù)據(jù);
配置數(shù)據(jù)識別內容產(chǎn)生器,用于產(chǎn)生唯一標識所述測試位流數(shù)據(jù)的標識數(shù)據(jù)。
3.如權利要求1所述的FPGA配置控制系統(tǒng)測試控制平臺,其特征在于,還包括斷言控制器;
所述斷言控制器用于與所述配置控制系統(tǒng)的待測設計中的激勵輸入接口連接,用于直接向所述配置控制系統(tǒng)的待測設計輸入外加測試激勵;
和/或,
所述斷言控制器用于與所述配置控制系統(tǒng)的待測設計中的監(jiān)測位置連接,用于提取所述監(jiān)測位置的信號進行監(jiān)測。
4.一種FPGA配置控制系統(tǒng)測試驗證平臺,其特征在于,包括測試執(zhí)行平臺以及如權利要求1-3任一項所述的FPGA配置控制系統(tǒng)測試控制平臺;
所述測試執(zhí)行平臺用于根據(jù)所述配置接口時序發(fā)生器輸出的時序信號,將所述配置數(shù)據(jù)生成器輸出的測試位流數(shù)據(jù)寫入所述配置控制系統(tǒng)的待測設計進行測試。
5.如權利要求4所述的FPGA配置控制系統(tǒng)測試驗證平臺,其特征在于,所述測試執(zhí)行平臺包括驅動器、模擬器、監(jiān)測器以及校驗器;
所述驅動器用于根據(jù)所述配置接口時序發(fā)生器輸出的時序信號將所述配置數(shù)據(jù)生成器輸出的位流數(shù)據(jù)分別寫入所述配置控制系統(tǒng)的待測設計以及模擬器;
所述模擬器中包含所述配置控制系統(tǒng)的待測設計的參考模型,用于根據(jù)輸入的位流數(shù)據(jù)產(chǎn)生仿真結果輸出至所述校驗器;
所述監(jiān)測器用于獲取所述配置控制系統(tǒng)的待測設計根據(jù)所述測試位流數(shù)據(jù)輸出的運行結果,并將所述運行結果輸出至所述校驗器;
所述校驗器用于對接收到的所述仿真結果和運行結果進行校驗處理得到測試結果。
6.如權利要求4或5所述的FPGA配置控制系統(tǒng)測試驗證平臺,其特征在于,所述配置控制系統(tǒng)的待測設計中的存儲單元的描述格式為從陣列功能層進行整體描述的陣列式描述格式。
7.一種FPGA配置控制系統(tǒng)測試方法,其特征在于,包括:
獲取對配置控制系統(tǒng)的待測設計進行測試的測試實例,所述測試實例包括測試流程、測試流程中涉及的至少部分配置數(shù)據(jù)之生成約束條件以及配置接口信息;
根據(jù)所述測試流程以及所述生成約束條件生成測試位流數(shù)據(jù)輸入至測試執(zhí)行平臺;所述測試位流數(shù)據(jù)中包含根據(jù)所述約束條件生成的指定測試數(shù)據(jù)以及針對所述測試流程涉及但無生成約束條件的配置數(shù)據(jù)所生成的隨機測試數(shù)據(jù);
根據(jù)所述配置接口信息生成對應的寫入或讀取時序信號;
根據(jù)所述時序信號,將所述配置數(shù)據(jù)生成器輸出的測試位流數(shù)據(jù)寫入所述配置控制系統(tǒng)的待測設計進行測試。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市紫光同創(chuàng)電子有限公司,未經(jīng)深圳市紫光同創(chuàng)電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611132486.X/1.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 緩存流數(shù)據(jù)
- 傳遞流數(shù)據(jù)
- 流數(shù)據(jù)記錄裝置、流數(shù)據(jù)記錄再現(xiàn)裝置、流數(shù)據(jù)再現(xiàn)裝置、流數(shù)據(jù)編輯裝置、流記錄方法、以及流再現(xiàn)方法
- 流數(shù)據(jù)記錄裝置、流數(shù)據(jù)編輯裝置、流數(shù)據(jù)再現(xiàn)裝置、流數(shù)據(jù)記錄方法、以及流數(shù)據(jù)再現(xiàn)方法
- 一種數(shù)據(jù)流調度的方法、設備和系統(tǒng)
- 數(shù)據(jù)流調度系統(tǒng)以及數(shù)據(jù)流調度方法
- 汽車數(shù)據(jù)流的監(jiān)控方法、系統(tǒng)及可讀存儲介質
- 流數(shù)據(jù)傳輸方法、裝置、系統(tǒng)、接入設備及存儲介質
- 一種數(shù)據(jù)流類型識別模型更新方法及相關設備
- 一種流數(shù)據(jù)處理方法和裝置





