[發(fā)明專(zhuān)利]經(jīng)由已儲(chǔ)存波段值在后續(xù)校準(zhǔn)時(shí)加速PLL鎖定時(shí)間的系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201611131830.3
• 申請(qǐng)日: 2016-12-09
• 公開(kāi)（公告）號(hào): CN106972855B
• 公開(kāi)（公告）日: 2020-10-23
• 發(fā)明（設(shè)計(jì)）人: H·C·小克蘭弗德;V·普魯?shù)戮S;R·阿格拉拉瑪昌德拉拉奧;S·蒂普潘納納瓦爾;N·阿拉加爾薩姆伊
• 申請(qǐng)（專(zhuān)利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類(lèi)號(hào): H03L7/08
• 分類(lèi)號(hào): H03L7/08;H03L7/10
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

1.一種用于鎖相回路(PLL)電路的鎖相回路(PLL)校準(zhǔn)設(shè)備，該鎖相回路電路具有提供輸出頻率的壓控振蕩器，該P(yáng)LL校準(zhǔn)設(shè)備包含：

邏輯電路，用于設(shè)定初始頻帶值以供校準(zhǔn)該P(yáng)LL電路時(shí)使用，以及迭代增量該初始頻帶值至頻帶值設(shè)定直到以特定操作頻率達(dá)成PLL電路鎖定條件為止；

記憶體儲(chǔ)存裝置，操作性耦合至該邏輯電路，用于一達(dá)成該P(yáng)LL電路鎖定條件時(shí)，儲(chǔ)存該頻帶值設(shè)定；

多工器電路，于第一輸入接收該初始頻帶值，并且于第二輸入接收已儲(chǔ)存的該頻帶值設(shè)定，該多工器電路回應(yīng)于接收生效快速校準(zhǔn)信號(hào)以輸出已儲(chǔ)存的該頻帶值設(shè)定；

其中，該邏輯電路使用已儲(chǔ)存的該頻帶值設(shè)定作為用于該P(yáng)LL電路的后續(xù)校準(zhǔn)的該初始頻帶值，以及其中該后續(xù)校準(zhǔn)中的該P(yáng)LL電路鎖定條件是以縮減的時(shí)間量來(lái)達(dá)成。

2.如權(quán)利要求1所述的PLL校準(zhǔn)設(shè)備，其中該邏輯電路接收用于觸發(fā)新PLL電路校準(zhǔn)的重設(shè)信號(hào)，并且接收為了觸發(fā)使用儲(chǔ)存于該記憶體儲(chǔ)存裝置中的該頻帶值設(shè)定而生效的快速校準(zhǔn)信號(hào)，以及使用已儲(chǔ)存的該頻帶值設(shè)定作為該初始頻帶值而回應(yīng)地起始該P(yáng)LL電路的該后續(xù)校準(zhǔn)的觸發(fā)。

3.如權(quán)利要求1所述的PLL校準(zhǔn)設(shè)備，其中該初始頻帶值相對(duì)應(yīng)于使用于校準(zhǔn)該P(yáng)LL電路的多個(gè)循序更高頻帶中的最低頻帶的基頻帶，該記憶體儲(chǔ)存裝置儲(chǔ)存該初始頻帶值。

4.如權(quán)利要求3所述的PLL校準(zhǔn)設(shè)備，其中該邏輯電路接收重設(shè)信號(hào)及失效快速校準(zhǔn)信號(hào)，并且于該邏輯電路使用該初始頻帶值回應(yīng)地起始該P(yáng)LL電路的該后續(xù)校準(zhǔn)的觸發(fā)。

5.一種用于鎖相回路(PLL)電路的鎖相回路(PLL)校準(zhǔn)設(shè)備，該鎖相回路電路具有提供輸出頻率的壓控振蕩器，該P(yáng)LL校準(zhǔn)設(shè)備包含：

邏輯電路，用于設(shè)定初始頻帶值以供校準(zhǔn)該P(yáng)LL電路時(shí)使用，以及迭代增量該初始頻帶值至頻帶值設(shè)定直到以特定操作頻率達(dá)成PLL電路鎖定條件為止；

記憶體儲(chǔ)存裝置，操作性耦合至該邏輯電路，用于一達(dá)成該P(yáng)LL電路鎖定條件時(shí)，儲(chǔ)存該頻帶值設(shè)定；

其中該邏輯電路接收用于觸發(fā)新PLL電路校準(zhǔn)的重設(shè)信號(hào)，并且接收為了觸發(fā)使用儲(chǔ)存于該記憶體儲(chǔ)存裝置中的該頻帶值設(shè)定而生效的快速校準(zhǔn)信號(hào)，以及使用已儲(chǔ)存的該頻帶值設(shè)定作為該初始頻帶值而回應(yīng)地起始該P(yáng)LL電路的后續(xù)校準(zhǔn)的觸發(fā)，

其中，該邏輯電路使用已儲(chǔ)存的該頻帶值設(shè)定作為用于該P(yáng)LL電路的后續(xù)校準(zhǔn)的該初始頻帶值，以及

其中該后續(xù)校準(zhǔn)中的該P(yáng)LL電路鎖定條件是以縮減的時(shí)間量來(lái)達(dá)成。

6.一種用于鎖相回路(PLL)電路的鎖相回路(PLL)校準(zhǔn)設(shè)備，該鎖相回路電路具有提供輸出頻率的壓控振蕩器，該P(yáng)LL校準(zhǔn)設(shè)備包含：

邏輯電路，用于設(shè)定初始頻帶值以供校準(zhǔn)該P(yáng)LL電路時(shí)使用，以及迭代增量該初始頻帶值至頻帶值設(shè)定直到以特定操作頻率達(dá)成PLL電路鎖定條件為止；

記憶體儲(chǔ)存裝置，操作性耦合至該邏輯電路，用于一達(dá)成該P(yáng)LL電路鎖定條件時(shí)，儲(chǔ)存該頻帶值設(shè)定；

多工器電路，于第一輸入接收該初始頻帶值，并且于第二輸入接收已儲(chǔ)存的該頻帶值設(shè)定，該多工器電路回應(yīng)于接收生效快速校準(zhǔn)信號(hào)以輸出已儲(chǔ)存的該頻帶值設(shè)定；

其中，該邏輯電路使用已儲(chǔ)存的該頻帶值設(shè)定作為用于該P(yáng)LL電路的后續(xù)校準(zhǔn)的該初始頻帶值，以及

其中該后續(xù)校準(zhǔn)中的該P(yáng)LL電路鎖定條件是以縮減的時(shí)間量來(lái)達(dá)成，

其中該邏輯電路一接收重設(shè)信號(hào)及生效快速校準(zhǔn)信號(hào)，便使用相對(duì)應(yīng)于已儲(chǔ)存的該頻帶值設(shè)定的更低頻帶的頻帶值設(shè)定，回應(yīng)地起始觸發(fā)該P(yáng)LL電路的該后續(xù)校準(zhǔn)，相對(duì)應(yīng)于該更低頻帶的該頻帶值設(shè)定是作為該初始頻帶值使用。

7.如權(quán)利要求6所述的校準(zhǔn)設(shè)備，其中已儲(chǔ)存的該頻帶值設(shè)定對(duì)應(yīng)于頻帶N，對(duì)應(yīng)于該更低頻帶的該頻帶值設(shè)定與頻帶N-1或低于N-1的頻帶相對(duì)應(yīng)。