[發明專利]FDSOI技術的外延分面高度一致性改進有效
| 申請號: | 201611128114.X | 申請日: | 2016-12-09 |
| 公開(公告)號: | CN107026127B | 公開(公告)日: | 2020-11-20 |
| 發明(設計)人: | 喬治·羅伯特·姆芬格;吳旭升 | 申請(專利權)人: | 格羅方德半導體公司 |
| 主分類號: | H01L21/84 | 分類號: | H01L21/84;H01L21/336;H01L29/78 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 英屬開曼群*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | fdsoi 技術 外延 高度 一致性 改進 | ||
1.一種制造半導體裝置的方法,該方法包括:
在絕緣體上硅層上設置柵極結構;
在鄰近該柵極結構的該絕緣體上硅層上及該柵極結構的相對側上形成第一對間隙壁;
在鄰近該柵極結構的該第一對間隙壁的上表面上及該柵極結構的該相對側上形成第二對間隙壁;以及
在該絕緣體上硅層上形成一對分面抬升式源/漏結構,各該分面抬升式源/漏結構分面于該第一對間隙壁的該上表面,
其中,與該第一對間隙壁相比,該第二對間隙壁對外延生長更具有選擇性。
2.如權利要求1所述的方法,包括形成該第一對間隙壁至比該第二對間隙壁大的寬度。
3.如權利要求2所述的方法,包括通過該第一對間隙壁的其中之一的寬度與該第二對間隙壁的其中之一的寬度之間的差異控制該一對分面抬升式源/漏結構的分面。
4.如權利要求1所述的方法,包括通過該第一對間隙壁的材料與該第二對間隙壁的材料之間的差異控制該一對分面抬升式源/漏結構的分面。
5.如權利要求1所述的方法,包括通過分子層沉積形成由熔爐氮化物構成的該第一對間隙壁。
6.如權利要求1所述的方法,包括通過等離子體增強型化學氣相沉積形成由沉積氮化物構成的該第一對間隙壁。
7.如權利要求1所述的方法,包括形成具有在45°與90°之間的側壁角的各該第一對間隙壁,該側壁角背對該柵極結構。
8.如權利要求1所述的方法,包括通過分子層沉積形成由熔爐氮化物構成的該第二對間隙壁。
9.如權利要求1所述的方法,包括形成由低K膜構成的該第二對間隙壁。
10.如權利要求1所述的方法,包括通過外延生長形成該分面抬升式源/漏結構。
11.一種半導體裝置,包括:
柵極結構,形成于絕緣體上硅層上;
第一對間隙壁,形成于該絕緣體上硅層上及該柵極結構的相對側上;
第二對間隙壁,形成于鄰近該柵極結構及該柵極結構的該相對側上,與該第一對間隙壁相比,該第二對間隙壁對外延生長更具有選擇性;以及
一對分面抬升式源/漏結構,形成于該絕緣體上硅層上,各該分面抬升式源/漏結構分面于該第一對間隙壁的上表面。
12.如權利要求11所述的半導體裝置,其中,與各該第二對間隙壁相比,各該第一對間隙壁具有較大的寬度。
13.如權利要求12所述的半導體裝置,其中,各該第一對間隙壁具有5納米至10納米的寬度以及5納米至15納米的高度。
14.如權利要求13所述的半導體裝置,其中,各該第二對間隙壁具有3納米至4納米的寬度。
15.如權利要求11所述的半導體裝置,其中,該第二對間隙壁形成于該絕緣體上硅層上或該第一對間隙壁的該上表面上。
16.如權利要求11所述的半導體裝置,其中,該第一對間隙壁通過分子層沉積由熔爐氮化物形成或者通過等離子體增強型化學氣相沉積由沉積氮化物形成。
17.如權利要求11所述的半導體裝置,其中,各該第一對間隙壁具有在45°與90°之間的側壁角,且該側壁角背對該柵極結構。
18.如權利要求11所述的半導體裝置,其中,該第二對間隙壁通過分子層沉積由熔爐氮化物形成或者由低K膜形成。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于格羅方德半導體公司,未經格羅方德半導體公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611128114.X/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種頁面處理方法和多媒體終端
- 下一篇:登錄認證方法、裝置及系統
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





