[發明專利]半導體裝置制造方法和半導體晶片

有效

• 申請號: 201611118742.X
• 申請日: 2016-12-08
• 公開（公告）號: CN106920769B
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 太田祐一;喜多賢太郎;大浦雄大;吉田宏平
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/683
• 分類號: H01L21/683
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 金曉

1.一種半導體裝置制造方法，包括以下步驟：

(a)制備半導體晶片，所述半導體晶片具有主平面、圍繞所述主平面的圓周邊緣、形成在所述主平面上并包括半導體元件的多個第一芯片、以及圍繞所述第一芯片并與所述圓周邊緣鄰接的多個第二芯片，所述第一芯片中的每個具有形成在其中的多個接合焊盤；

(b)在所述主平面上形成絕緣膜；

(c)在所述第一芯片的絕緣膜中形成多個第一開口以在所述第一開口的底部處暴露所述接合焊盤；

(d)在所述主平面上形成第一保護膜；

(e)以如下方式在所述第一芯片和所述第二芯片的第一保護膜中形成多個第二開口：在所述第一芯片的平面圖中與所述第二開口重合的所述第一開口的底部處暴露所述接合焊盤，并且在所述第二芯片的所述第二開口的底部處暴露所述絕緣膜；

(f)形成經由所述第一開口和所述第二開口電耦接到所述接合焊盤中的每個的多個電極層；

(g)在所述主平面上形成第二保護膜；

(h)以如下方式在所述第一芯片和所述第二芯片的第二保護膜中形成多個第三開口：在所述第一芯片的所述第三開口的底部處暴露所述電極層，并且在所述第二芯片的平面圖中與所述第三開口重合的所述第二開口的底部處暴露所述絕緣膜；

(i)形成電耦接到所述電極層中的每個的多個外部電極，以及

(j)在步驟(i)之后，以覆蓋所述外部電極的方式向所述主平面施加保護帶，所述保護帶強粘附到所述第二保護膜而弱粘附到所述絕緣膜。

2.根據權利要求1所述的半導體裝置制造方法，

其中最接近所述第二芯片的圓周邊緣的所述第三開口的開口空間小于所述第一芯片的所述第三開口中的每個的開口空間。

3.根據權利要求1所述的半導體裝置制造方法，其中所述第二芯片的所述第三開口的節距與所述第一芯片的所述第三開口的節距相同。

4.根據權利要求1所述的半導體裝置制造方法，

其中所述外部電極沒有形成在所述第二芯片中。

5.根據權利要求1所述的半導體裝置制造方法，

其中所述第一芯片彼此相鄰，所述第二芯片彼此相鄰，并且彼此相鄰的所述第一芯片和所述第二芯片被劃線區彼此分離；以及

其中所述第一保護膜和所述第二保護膜沒有形成在所述劃線區中。

6.一種半導體裝置制造方法，包括以下步驟：

(a)制備半導體晶片，所述半導體晶片具有主平面、圍繞所述主平面的圓周邊緣、形成在所述主平面上并包括半導體元件的多個第一芯片、以及圍繞所述第一芯片并與所述圓周邊緣鄰接的多個第二芯片，所述第一芯片中的每個具有形成在其中的多個接合焊盤；

(b)在所述主平面上形成絕緣膜；

(c)在所述第一芯片的絕緣膜中形成多個第一開口以在所述第一開口的底部處暴露所述接合焊盤；

(d)在所述主平面上形成第一保護膜；

(e)以在平面圖中與第二開口重合的所述第一開口的底部處暴露所述接合焊盤的方式，在所述第一芯片的第一保護膜中形成多個所述第二開口；

(f)形成經由所述第一開口和所述第二開口電耦接到所述接合焊盤中的每個的多個電極層；

(g)在所述主平面上形成第二保護膜；

(h)在所述第一芯片的所述第二保護膜中形成多個第三開口以在所述第三開口的底部處暴露所述電極層，同時在所述第二芯片的所述第一保護膜和所述第二保護膜中形成多個第四開口以在所述第四開口的底部處暴露所述絕緣膜；

(i)形成電耦接到所述電極層中的每個的多個外部電極，以及

(j)在步驟(i)之后，以覆蓋所述外部電極的方式向所述主平面施加保護帶，所述保護帶強粘附到所述第二保護膜而弱粘附到所述絕緣膜。

7.根據權利要求6所述的半導體裝置制造方法，

其中所述第四開口各自在平面圖中具有圓形形狀、橢圓形形狀、矩形形狀或條帶形狀。

8.根據權利要求6所述的半導體裝置制造方法，

其中所述外部電極沒有形成在所述第二芯片中。