[發(fā)明專利]一種邏輯電路

有效

• 申請?zhí)枺?/td>: 201611114838.9
• 申請日: 2016-12-07
• 公開（公告）號: CN108172628B
• 公開（公告）日: 2020-11-06
• 發(fā)明（設(shè)計(jì)）人: 趙宇丹;霍雨佳;肖小陽;王營城;張?zhí)旆?/a>;金元浩;李群慶;范守善
• 申請（專利權(quán)）人: 清華大學(xué);鴻富錦精密工業(yè)（深圳）有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種邏輯電路，其包括兩個(gè)雙極性的薄膜晶體管，且每個(gè)雙極性的薄膜晶體管包括；

一基底；

一半導(dǎo)體層，所述半導(dǎo)體層設(shè)置于所述基底的一表面，且所述半導(dǎo)體層包括多個(gè)納米半導(dǎo)體材料；

一源極和一漏極，所述源極和漏極間隔設(shè)置于所述基底上，且分別與所述半導(dǎo)體層電連接；

一電介質(zhì)層，所述電介質(zhì)層設(shè)置于所述半導(dǎo)體層遠(yuǎn)離所述基底的表面，且將所述半導(dǎo)體層、源極和漏極覆蓋；所述電介質(zhì)層為雙層結(jié)構(gòu)，其包括層疊設(shè)置的第一子電介質(zhì)層和第二子電介質(zhì)層；

一柵極，所述柵極設(shè)置于所述電介質(zhì)層遠(yuǎn)離所述基底的表面；

所述兩個(gè)雙極性的薄膜晶體管的柵極電連接，且所述兩個(gè)雙極性的薄膜晶體管的源極或漏極電連接；

其特征在于，所述第一子電介質(zhì)層為反常遲滯材料層，且與所述柵極直接接觸；所述第二子電介質(zhì)層為正常遲滯材料層，且設(shè)置于所述第一子電介質(zhì)層與半導(dǎo)體層之間；所述反常遲滯材料層的遲滯曲線和所述正常遲滯材料層的遲滯曲線方向相反，從而減小甚至消除所述每 個(gè)雙極性的薄膜晶體管的遲滯曲線；所述反常遲滯材料層為采用磁控濺射法制備的氧化物層；所述正常遲滯材料層為采用ALD生長、電子束蒸發(fā)、熱氧化或PECVD法制備的傳統(tǒng)電介質(zhì)層。

2.如權(quán)利要求1所述的邏輯電路，其特征在于，所述反常遲滯材料層為采用磁控濺射法制備的氧化物層；所述正常遲滯材料層為采用ALD生長的Al₂O₃層或采用PECVD法制備的Si₃N₄層。

3.如權(quán)利要求2所述的邏輯電路，其特征在于，所述反常遲滯材料層為采用磁控濺射法制備的金屬氧化物層。

4.如權(quán)利要求2所述的邏輯電路，其特征在于，所述反常遲滯材料層為采用磁控濺射法制備的Al₂O₃層或SiO₂層。

5.如權(quán)利要求1所述的邏輯電路，其特征在于，所述兩個(gè)雙極性的薄膜晶體管均為頂柵型，并列設(shè)置且共用一個(gè)基底、共用一個(gè)漏極、且共用一個(gè)柵極。

6.如權(quán)利要求1所述的邏輯電路，其特征在于，所述電介質(zhì)層的厚度為10納米～1000納米。

7.如權(quán)利要求1所述的邏輯電路，其特征在于，所述納米半導(dǎo)體材料為石墨烯、碳納米管、MoS₂、WS₂、MnO₂、ZnO、MoSe₂、MoTe₂、TaSe₂、NiTe₂或Bi₂Te₃。

8.如權(quán)利要求1所述的邏輯電路，其特征在于，所述半導(dǎo)體層為1～5層納米半導(dǎo)體材料。

9.如權(quán)利要求1所述的邏輯電路，其特征在于，所述基底的材料為二氧化硅、玻璃、聚合物、陶瓷或石英。

10.一種邏輯電路，其包括：

一基底；

兩個(gè)半導(dǎo)體層，所述兩個(gè)半導(dǎo)體層間隔設(shè)置于所述基底的一表面，且所述半導(dǎo)體層包括多個(gè)納米半導(dǎo)體材料；

兩個(gè)源極和一個(gè)漏極，所述兩個(gè)源極間隔設(shè)置于所述基底上且分別與所述兩個(gè)半導(dǎo)體層中的一個(gè)電連接，所述漏極設(shè)置于所述基底上且同時(shí)與所述兩個(gè)半導(dǎo)體層電連接；

一電介質(zhì)層，所述電介質(zhì)層設(shè)置于所述兩個(gè)半導(dǎo)體層遠(yuǎn)離所述基底的表面，且將所述半導(dǎo)體層、源極和漏極覆蓋；所述電介質(zhì)層為雙層結(jié)構(gòu)，其包括層疊設(shè)置的第一子電介質(zhì)層和第二子電介質(zhì)層；

一柵極，所述柵極設(shè)置于所述電介質(zhì)層遠(yuǎn)離所述基底的表面；

其特征在于，所述第一子電介質(zhì)層為反常遲滯材料層，且與所述柵極直接接觸；所述第二子電介質(zhì)層為正常遲滯材料層，且設(shè)置于所述第一子電介質(zhì)層與半導(dǎo)體層之間；所述兩個(gè)半導(dǎo)體層、兩個(gè)源極和一個(gè)漏極、電介質(zhì)層以及柵極形成兩個(gè)薄膜晶體管；所述反常遲滯材料層的遲滯曲線和所述正常遲滯材料層的遲滯曲線方向相反，從而減小甚至消除所述薄膜晶體管的遲滯曲線；所述反常遲滯材料層為采用磁控濺射法制備的氧化物層；所述正常遲滯材料層為采用ALD生長、電子束蒸發(fā)、熱氧化或PECVD法制備的傳統(tǒng)電介質(zhì)層。