[發明專利]一種增量式編碼器分頻電路

有效

• 申請號: 201611113905.5
• 申請日: 2016-12-02
• 公開（公告）號: CN106595724B
• 公開（公告）日: 2019-07-30
• 發明（設計）人: 胡建華;王云寬;王欣波;吳少泓;鄭軍;陸浩;蘇婷婷;張好劍;袁勇
• 申請（專利權）人: 中國科學院自動化研究所
• 主分類號: G01D5/245
• 分類號: G01D5/245;H03K23/68
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 鐘文芳

1.一種增量式編碼器分頻電路，包括：亞穩態消除電路(1)、尖峰濾除電路(2)、四倍頻鑒相電路(3)、計數器電路(4)和脈沖分頻電路(5)，其特征在于，

亞穩態消除電路(1)對增量式編碼器輸出的A、B相脈沖信號中的亞穩態現象進行消除；

尖峰濾除電路(2)去除亞穩態消除電路(1)輸出的A、B相脈沖中的高頻干擾；

四倍頻鑒相電路(3)將尖峰濾除電路(2)輸出的A、B相脈沖信號進行四倍頻，同時提取出方向信號；

計數器電路(4)依據四倍頻鑒相電路(3)輸出的計數脈沖以及方向信號進行增減計數；

脈沖分頻電路(5)依據計數器電路輸出的計數值輸出分頻后的脈沖信號；

所述脈沖分頻電路(5)，分頻系數為M/S，M為分頻系數的分子，S為分頻系數的分母，所述的脈沖分頻電路(5)包括加法器、減法器、比較器、多路選擇器以及第一至第三寄存器；第一寄存器為累加計數器F，初始值為0，第二寄存器的值為分頻系數的分母S，第三寄存器為分頻系數的分子M；第一寄存器和第二寄存器連接至加法器的輸入端，加法器的輸出端連接至減法器的第一輸入端和多路選擇器的第一輸入端，第三寄存器連接至減法器的第二輸入端，減法器的輸出端連接至多路選擇器的第二輸入端，第一寄存器和0值連接至比較器的輸入端；所述比較器的輸出端與所述多路選擇器的選擇控制端連接。

2.根據權利要求1所述的增量式編碼器分頻電路，其特征是，所述的亞穩態消除電路(1)，包括兩個多級同步寄存器鏈，增量式編碼器輸出的A相信號以及B相信號分別輸入兩個所述多級同步寄存器鏈，兩個所述多級同步寄存器鏈分別輸出信號A1、B1。

3.根據權利要求1所述的增量式編碼器分頻電路，其特征是，所述的尖峰濾除電路(2)包括兩路相同的濾波電路，每一濾波電路包括第一至第三寄存器和異或門，其中，第一寄存器的輸出連接至第二寄存器的輸入，第二寄存器的輸出連接至第三寄存器的輸入；第一寄存器和第二寄存器的輸出分別與異或門的兩個輸入端連接，異或門的輸出端與第三寄存器的使能端連接，使能端為低有效；所述亞穩態消除電路輸出的兩路信號分別輸出至兩路濾波電路中的第一寄存器的輸入端。

4.根據權利要求3所述的增量式編碼器分頻電路，其特征是，當且僅當第一寄存器和第二寄存器的輸出相等時第三寄存器才更新輸出信號。

5.根據權利要求1所述的增量式編碼器分頻電路，其特征是，所述的四倍頻鑒相電路(3)輸出的四倍頻后的計數脈沖信號coder_clk以及方向信號DIR由以下兩式定義：

其中，S1和S2表示尖峰濾除電路(2)輸出的A2信號的前一次狀態和當前狀態，S3和S4表示尖峰濾除電路(2)輸出的B2信號的前一次狀態和當前狀態，*表示與運算，+表示或運算，表示對X進行取反相運算。

6.根據權利要求1所述的增量式編碼器分頻電路，其特征是，所述的計數器電路(4)包括雙向計數器，當四倍頻鑒相電路(3)輸出的計數脈沖信號coder_clk為1時，判斷方向信號DIR，如果方向信號DIR為1則計數器加1；如果方向信號DIR為0則計數器減1。

7.根據權利要求1所述的增量式編碼器分頻電路，所述脈沖分頻電路(5)，其特征是，根據比較器的輸出由低變為高時，利用上升沿檢測電路產生分頻后的脈沖信號；當計數器電路(4)輸出到脈沖分頻電路(5)的計數值IN發生變化時，第一寄存器與第二寄存器的值相加，當第一寄存器的值大于0時，第一寄存器的值更新為減法器的輸出值，同時所述脈沖分頻電路(5)輸出分頻后的脈沖；當第一寄存器的值小于0時，第一寄存器的值更新為加法器的輸出值。