[發明專利]D觸發器建立時間的測量電路及測量方法

有效

• 申請號: 201611113062.9
• 申請日: 2016-12-07
• 公開（公告）號: CN106771990B
• 公開（公告）日: 2020-01-24
• 發明（設計）人: 廖春和;何洪楷;朱敏
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 31237 上海思微知識產權代理事務所(普通合伙)
• 代理人: 屈蘅;李時云

本發明提供了D觸發器建立時間的測量電路及測量方法，所述D觸發器建立時間的測量電路包括輸入單元、轉換單元和輸出單元，還包括一可變電壓源，施加可變電壓在所述輸入單元上，通過調整可變電壓，改變單個緩沖器和單個反相器的延時，本發明中D觸發器的建立時間不再跟緩沖器自身的延時相關，而是跟電壓可調整的最小步長所引起的緩沖器延時差相關。本發明另外還提供了單個緩沖器和單個反相器平均延時的測量電路及方法，測量電路中包括緩沖器延時鏈和反相器延時鏈，還包括可變電壓產生電路；所述可變電壓產生電路施加一可變電壓于所述緩沖器延時鏈和所述反相器延時鏈上，以測量在不同電壓下單個緩沖器和單個反相器的平均延時。

技術領域

本發明涉及半導體集成電路技術領域，特別涉及一種D觸發器建立時間的測量電路及測量方法。

背景技術

請參考圖1，其是D觸發器的原理圖。如圖1所示，D觸發器的D端即數據輸入端連接數據信號DATA，時鐘輸入端CK連接時鐘時鐘信號CLOCK。當數據信號在時鐘信號的上升沿之前的超過setup時間(圖1中兩根虛線之間延時)的寬度都保持不變時，這時輸出信號是正確的，即Q輸出端輸出為時鐘信號的上升沿時數據信號的值；而當數據信號在時鐘信號的上升沿之前的setup時間的寬度內就變化時，這時輸出信號將不正確，即Q輸出端輸出不再為時鐘信號的上升沿時數據信號的值，而是變化前的值。所以在數字設計中，D觸發器的建立時間是其關鍵技術指標之一。

如圖2所示，是現有的測量D觸發器建立時間的電路示意圖，數據信號通過一條m級緩沖器串聯形成的延時鏈A接到D觸發器的數據輸入端，時鐘信號通過一條m級緩沖器串聯形成的延時鏈B接到D觸發器的時鐘輸入端，通過改變時鐘信號通過的延時鏈B中緩沖器級數來調節延時，如果在將所述延時鏈B中緩沖器級數從m級增加到m+n級時，數據建立成功，將時鐘信號與數據信號通過的緩沖個數的差值乘上單個緩沖器的延時T_buffer就是D觸發器的建立時間T_setup1。由圖2中的電路測量出來的建立時間為：

(n-1)T_buffer＜T_setup1＜＝nT_buffer；

D觸發器的建立時間在n-1個緩沖器和n個緩沖器延時之間，測量精度取決于緩沖器的延時，跟工藝存在很大的相關性，所以測量結果并不精準。

發明內容

本發明的目的在于提供一種D觸發器建立時間的測量電路及測量方法，以解決現有的電路測量出的D觸發器的建立時間不精確的問題。

為解決上述技術問題，本發明提供一種D觸發器建立時間的測量電路，包括第一輸入單元、第一轉換單元和第一輸出單元，其中，

所述第一輸入單元包括兩個緩沖器和兩條延時鏈，所述兩個緩沖器分別為第一數據緩沖器和第一時鐘緩沖器，所述兩條延時鏈分別為第一數據延時鏈和第一時鐘延時鏈，所述第一數據延時鏈的一端與所述第一數據緩沖器相連，所述第一時鐘延時鏈的一端與所述第一時鐘緩沖器相連；

所述第一轉換單元包括兩個電壓轉換單元，分別為第一數據電壓轉換單元和第一時鐘電壓轉換單元，所述第一數據電壓轉換單元與所述第一數據延時鏈的另一端相連，所述第一時鐘電壓轉換單元與所述第一時鐘延時鏈的另一端相連；

所述第一輸出單元包括第一D觸發器和多個緩沖器，所述第一D觸發器具有第一數據信號輸入端和第一時鐘信號輸入端，所述第一數據信號輸入端通過緩沖器和所述第一數據電壓轉換單元串聯，所述第一時鐘信號輸入端通過緩沖器和所述第一時鐘電壓轉換單元串聯；

所述D觸發器建立時間的測量電路還包括兩個電壓源，分別為第一電壓源和第二電壓源，所述第一電壓源施加于所述第一輸入單元，所述第二電壓源施加于所述第一輸出單元；其中所述第一電壓源的電壓值能夠改變。