[發明專利]一種使用模擬計算的神經網絡芯片

有效

• 申請號: 201611111667.4
• 申請日: 2016-12-06
• 公開（公告）號: CN108154226B
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 戴瑾;郭一民;陳峻
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G11C11/16
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

1.一種使用模擬計算的神經網絡芯片，其特征在于包括：由多個MTJ存儲單元組成的存儲陣列，每一個存儲單元由一個磁隧道結MTJ和一個選通MOS晶體管串聯，其中通過行地址解碼器和列地址解碼器選擇存儲陣列中的存儲單元；存儲陣列的每一列配置一個置于高阻態的參考單元；存儲陣列的每一列配置兩個MOS晶體管，其中兩個MOS晶體管的柵極均連接至神經元的輸入信號，兩個MOS晶體管中的一個MOS晶體管的源極連接至相應列的源極線信號，兩個MOS晶體管中的另一個MOS晶體管的源極連接至相應列的參考單元的源極線；所述列的位線和參考單元的位線連接至電荷積分器；所述一個MOS晶體管的漏極連接第一電壓值，所述另一個MOS晶體管的漏極連接第二電壓值，其中第一電壓值減去MTJ存儲單元的基準電位的差值等于MTJ存儲單元的基準電位減去第二電壓值的差值；或者，列存儲單元的源極線和參考單元的源極線分別接到第一電壓值和第二電壓值，兩個MOS管的源極分別連接至所述列的位線和參考單元的位線，漏極連接到電荷積分器。

2.如權利要求1所述的使用模擬計算的神經網絡芯片，其特征在于，電荷積分器的基準電位與MTJ存儲單元的基準電位相等。

3.如權利要求1至2之一所述的使用模擬計算的神經網絡芯片，其特征在于，神經元的輸入信號是脈沖寬度調制信號。

4.如權利要求1至2之一所述的使用模擬計算的神經網絡芯片，其特征在于，所述存儲陣列按照MRAM陣列的寫入操作的方式執行寫入操作。

5.如權利要求1至2之一所述的使用模擬計算的神經網絡芯片，其特征在于，多于一個比特的權重，通過逐級加倍所述第一電壓與基準電位的差，以及所述第二電壓與基準電位的電壓差的方法產生多比特的權重。

6.如權利要求1至2之一所述的使用模擬計算的神經網絡芯片，其特征在于，神經元的多個輸入所對應的權重的字存儲在同一行里，多個乘法和加法在同一周期里完成操作；而且完成多個輸入的收集后，電荷積分器的信號被脈沖發生器轉換成脈寬調制信號發送到下一層神經網絡。