[發明專利]一種提升閃存存儲器數據保持力的方法

有效

• 申請號: 201611111224.5
• 申請日: 2016-12-02
• 公開（公告）號: CN106782656B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 張宇飛;羅旭;李康
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明涉及半導體制造技術領域，尤其涉及一種提升閃存存儲器數據保持力的方法，通過在閃存存儲器進入待機狀態后增加一次提高電壓的讀操作及相應的編程操作，使閾值電壓偏低的0單元的閾值電壓保持在預設電壓之上，以保證閾值電壓偏低的0單元的閾值電壓及時得到提升，有效防止0單元由于電荷丟失而導致的反轉，從而有效提升了閃存存儲器的數據保持能力，延長產品的使用壽命；并且這個增加的讀操作及相應編程操作是在芯片進入待機模式后自動完成，不會影響用戶使用時間。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種提升閃存存儲器數據保持力的方法。

背景技術

NOR型閃存存儲器單元是浮柵(floating gate，簡稱FG)結構的MOS型晶體管，工作原理是通過對FG注入或者釋放電荷改變存儲單元的閾值電壓來達到存儲或釋放數據的目的。擦除(floating gate)的過程是在控制柵(control gate)與阱(Well)上施加反向電壓，通過隧道效應將電荷拉出FG，編程(Program)“0”則是通過控制柵與位線(Bite Line，BL)上施加電壓通過溝道(CHE)效應將電荷注入FG。

目前，NOR型閃存存儲器存儲單元本身的數據保持力會受到以下幾個方面的影響：第一方面，隨著P/E(program/erase，編程/擦除)循環(cycle)增加會導致遂穿氧化層陷阱(tunnel OX trap)電荷的產生，這些電荷影響到單元(cell)的閾值電壓并存在不穩定的情況，當出現陷阱電荷(de-trap)時會導致閾值電壓漂移；第二方面，隨著時間增加，FG中的電荷會通過遂穿氧化層(tunnel OX)，ONO，柵極側墻(poly sidewall)等通路產生泄露(leak)，導致閾值電壓發生偏移最終使得“0”單元反轉。第三方面，遂穿氧化層在電壓和電場的作用下會導致TDDB(與時間相關的電介質擊穿)或者電介質老化，從而導致單元(Bit)發生錯誤。

除存儲單元本身的數據保持力外，Flash作為存儲整列在使用過程中其存儲單元還不斷受外界條件的影響，如字線干擾(WL disturb)，位線干擾(BL disturb)，阱干擾(Well disturb)等，由于對目標Cell進行讀寫操作時對相鄰Cell產生了影響，改變了臨近Cell的閾值電壓或電場，從而導致相鄰Cell數據出現錯誤。

FLASH中存儲單元隨著時間增加，由于以上不同原因造成的0存儲單元浮柵中電荷減少，其閾值電壓隨之逐步降低。對于NOR型閃存存儲器，極少采用ECC等校驗方法，使得產品的可靠性降低；如圖1所示(其中，縱坐標表示bits數值，橫坐標表示閾值電壓)，1為閾值電壓低于正常讀取電壓的1單元，3為閾值電壓大于正常讀取電壓的0單元，2為正常讀取電壓，一旦0bit閾值電壓低于正常讀取電壓2時，該bit的0就會錯誤的讀為1，A處為閾值電壓小于正常讀取電壓的0單元。

因此，如何找到一種有效的方法來加強控管存儲陣列中0的存儲單元，以確保用戶數據的完整性，成為本領域技術人員致力于研究的方向。

發明內容

針對上述存在的問題，本發明公開一種提升閃存存儲器數據保持力的方法，包括如下步驟：

在所述閃存存儲器進入待機(standby)模式后，采用正常讀取電壓讀取所述閃存存儲器中的數據；

判斷所述閃存存儲器中是否存在0單元，若否，則隨后退出；

采用預設電壓讀取所述閃存存儲器中的數據，其中，所述預設電壓大于所述正常讀取電壓；

判斷所述閃存存儲器中是否存在閾值電壓小于所述預設電壓的0單元，若否，則隨后退出；

對所述閾值電壓小于所述預設電壓的0單元進行編程，以使所述0單元的閾值電壓大于所述預設電壓。

上述的提升閃存存儲器數據保持力的方法，其中，所述0單元為所述閃存存儲器中閾值電壓大于所述讀取電壓的存儲單元。