[發明專利]一種對閃存單元收縮驗證的方法有效
| 申請號： | 201611110711.X | 申請日： | 2016-12-06 |
| 公開（公告）號： | CN106601644B | 公開（公告）日： | 2019-07-02 |
| 發明（設計）人： | 王禮維;丁枝秀;喻旭芳;駱怡 | 申請（專利權）人： | 武漢新芯集成電路制造有限公司 |
| 主分類號： | H01L21/66 | 分類號： | H01L21/66;G06F17/50 |
| 代理公司： | 上海申新律師事務所 31272 | 代理人： | 俞滌炯 |
| 地址： | 430205 湖北*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 閃存 單元 收縮 驗證 方法 | ||
1.一種對閃存單元收縮驗證的方法，應用于芯片版圖中對閃存單元的收縮處理，所述芯片版圖包括多個原閃存單元組成的多個原存儲陣列，其特征在于，
包括以下步驟：
步驟S1、設置一收縮處理的新閃存單元，并將所述新閃存單元替換所述芯片版圖上的所述原閃存單元，以形成多個新存儲陣列；
步驟S2、提供一組預定器件對每個所述原存儲陣列與對應的每個所述新存儲陣列之間形成的預定面積差進行填充，以形成一預定規格芯片版圖；
其中，所述預定器件為虛擬器件；
步驟S3、根據所述預定規格芯片版圖制備對應的芯片；
步驟S4、對上述對應的芯片進行整體測試驗證。
2.根據權利要求1所述的對閃存單元收縮驗證的方法，其特征在于，所述虛擬器件分別填充于所述新存儲陣列的四周。
3.根據權利要求1所述的對閃存單元收縮驗證的方法，其特征在于，每個所述新存儲陣列的寬度邊緣均設置有源端間隔；
所述新存儲陣列寬度邊緣的所述虛擬器件設置于相鄰的所述源端間隔之間。
4.根據權利要求1所述的對閃存單元收縮驗證的方法，其特征在于，每個所述新存儲陣列的長度邊緣均設置有與長度邊相等的所述虛擬器件。
5.根據權利要求4所述的對閃存單元收縮驗證的方法，其特征在于，每上下相鄰的所述新存儲陣列之間設置有源端擴散層。
6.根據權利要求5所述的對閃存單元收縮驗證的方法，其特征在于，所述源端擴散層的寬度可調節設置。
7.根據權利要求1所述的對閃存單元收縮驗證的方法，其特征在于，每左右相鄰的所述新存儲陣列之間設置有字線間隔層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于武漢新芯集成電路制造有限公司，未經武漢新芯集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201611110711.X/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：芯片的MOS工藝角的測量方法、裝置和系統
- 下一篇：一種測試結構及其布設方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
