[發(fā)明專利]抗EMI的超結(jié)VDMOS器件結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201611103417.6
• 申請日: 2016-12-05
• 公開（公告）號: CN106783620B
• 公開（公告）日: 2019-11-15
• 發(fā)明（設(shè)計）人: 任文珍;周宏偉;張園園;徐西昌
• 申請（專利權(quán)）人: 西安龍騰新能源科技發(fā)展有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L23/552;H01L29/06;H01L29/78
• 代理公司: 61114 西安新思維專利商標(biāo)事務(wù)所有限公司
• 代理人: 李罡<國際申請>=<國際公布>=<進入國

1.抗EMI的超結(jié)VDMOS器件結(jié)構(gòu)制備方法，其特征在于：

所述方法在使用深溝槽外延填充技術(shù)制造超結(jié)過程中，在刻蝕出深溝槽后，采用3次不同傾斜角度的硼離子注入依次形成三個P型輔助耗盡區(qū)；

所述方法具體包括以下步驟：

步驟一：利用外延工藝，在重摻雜的N⁺襯底上外延一層35～50μm的N型外延層；

步驟二：通過Pbody光刻掩膜板掩膜，在N型外延層上進行硼離子注入形，并在900～1200°C高溫下推結(jié)90～300分鐘形成Pbody區(qū)7；

步驟三：在N型外延層上表面淀積一層Si₃N₄保護層，并利用P柱光刻掩膜板對Si₃N₄保護層進行刻蝕形成Si₃N₄保護層，然后對N型外延層進行深溝槽刻蝕，刻蝕出深度為30～45μm的深槽，溝槽寬度為3～5μm；

步驟四：在Si₃N₄保護層掩膜下，以角度θ1為注入傾斜角，劑量為1×10¹³cm^-3，能量為120keV的硼離子向深溝槽側(cè)壁注入，并旋轉(zhuǎn)180°使得深溝槽側(cè)壁兩側(cè)均形成硼離子注入?yún)^(qū)，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡一區(qū)；

其中，θ1=arctan(4x/y)， y為溝槽深度，x為溝槽寬度；

步驟五：在Si₃N₄保護層掩膜下，以角度θ2為注入傾斜角，劑量為5×10¹²cm^-3，能量為80keV的硼離子向深溝槽側(cè)壁注入，并旋轉(zhuǎn)180°使得深溝槽側(cè)壁兩側(cè)均形成硼離子注入?yún)^(qū)，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡二區(qū)；

其中，θ2=arctan(2x/y)，y為溝槽深度，x為溝槽寬度；

步驟六：在Si₃N₄保護層掩膜下，以角度θ3為注入傾斜角，劑量為1×10¹²cm^-3，能量為60keV的硼離子向深溝槽側(cè)壁注入，并旋轉(zhuǎn)180°使得深溝槽側(cè)壁兩側(cè)均形成硼離子注入?yún)^(qū)，注入后在1000°C高溫下退火30分鐘，形成P型輔助耗盡三區(qū)；

其中，θ3=arctan(4x/3y)，y為溝槽深度，x為溝槽寬度；

步驟七：在形成P型輔助耗盡區(qū)的深溝槽中外延生長P型摻雜的外延層，并去除Si₃N₄保護層，然后利用拋光工藝使得P外延層上表面與N型外延層上表面對齊，形成與N型外延層相間排列的P柱，即形成復(fù)合緩沖層；

步驟八：在復(fù)合緩沖層上依次形成超結(jié)VDMOS器件特征層：柵氧化層、多晶硅柵電極、N⁺源區(qū)、BPSG介質(zhì)層、金屬化源電極。

2.如權(quán)利要求1所述的抗EMI的超結(jié)VDMOS器件結(jié)構(gòu)制備方法制得的器件結(jié)構(gòu)。