[發明專利]具有整合型實體編碼與前向錯誤校正子層的以太網絡物理層裝置有效
| 申請號: | 201611101449.2 | 申請日: | 2016-12-05 |
| 公開(公告)號: | CN108011690B | 公開(公告)日: | 2021-03-23 |
| 發明(設計)人: | 楊凱;劉洋;殷積磊;江巍 | 申請(專利權)人: | 馬維爾亞洲私人有限公司 |
| 主分類號: | H04L1/00 | 分類號: | H04L1/00;H04L29/08 |
| 代理公司: | 北京戈程知識產權代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 新加坡*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 整合 實體 編碼 錯誤 校正 以太 網絡 物理層 裝置 | ||
本發明所揭示為具有整合型實體編碼與前向錯誤校正子層的以太網絡物理層裝置(例如:收發器、接收器及傳送器)。各物理層裝置包括實體編碼子層(PCS)、前向錯誤校正子層(FEC)及(多個)整合功能塊。各整合功能塊于某數目的時鐘周期止住PCS及FEC內部分數據路徑(例如:部分傳送器(TX)數據路徑或部分接收器(RX)數據路徑)中的數據流,以便對通過FEC內該部分的數據路徑中所含有的數據處理器(例如:碼字標示(CWM)插入器或CWM移除器)處理該數據流進行補償。使用此(等)整合功能塊,PCS及FEC中便不需要冗余組件,由此降低潛時、成本及芯片面積耗用。另外還揭示相關聯的方法。
技術領域
本發明涉及一種以太網絡物理層裝置,并且更具體地說,涉及一種具有整合型實體編碼與前向錯誤校正子層的以太網絡物理層裝置。
背景技術
開放系統互連(OSI)模型對網絡鏈接應用中的通訊功能進行特性分析及標準化。無論是那一種網絡鏈接技術,此OSI模型都具有下列數層:物理層、數據鏈路層、網絡層、傳輸層、交談層、表示層及應用層。“以太網絡”系指一系列舉例而言,常在局域網絡(LAN)及都會局域網絡(MAN)中使用的網絡鏈接技術。不同的以太網絡網絡鏈接技術是通過以太網絡訊框傳送率(例如:以千兆位/秒(Gb/s)為單位)所界定,這些不同的以太網絡網絡鏈接技術受電機電子工程師學會(IEEE)802標準下不同的小節所管理。無論如何,不同的以太網絡網絡鏈接技術將會具有相同的OSI模型層。也就是說,以上所參考的此等OSI模型層將會在各不同以太網絡網絡鏈接技術中呈現。然而,取決于所論的以太網絡網絡鏈接技術,特定OSI模型層(例如:物理層)的架構可能改變,并且希望加以改善(例如:降低潛時、成本及/或芯片面積耗用)。
發明內容
本文中所揭示為具有整合型實體編碼與前向錯誤校正子層的以太網絡物理層裝置(例如:收發器、接收器及傳送器)。各物理層裝置可包括實體編碼子層(PCS)、前向錯誤校正子層(FEC)及(多個)整合功能塊。各整合功能塊可于某數目的時鐘周期(clock cycle)止住PCS及FEC內部分數據路徑(例如:部分傳送器(TX)數據路徑或部分接收器(RX)數據路徑)中的數據流,以便對通過FEC內該部分的數據路徑中所含有的數據處理器(例如:碼字標示(CWM)插入器或CWM移除器)處理該數據流進行補償。使用此(等)整合功能塊,PCS及FEC中便不需要冗余組件,由此降低潛時、成本及芯片面積耗用。本文中另外還揭示相關聯的方法。
更具體地說,本文中所揭示為一種以太網絡物理層裝置(例如:收發器、接收器或傳送器)的具體實施例。此物理層裝置可具有多個子層,包括但不限于實體編碼子層(PCS)及前向錯誤校正子層(FEC)。至少一條數據路徑(例如:傳送器(TX)數據路徑及/或接收器(RX)數據路徑)可跨PCS與FEC延展。此物理層裝置還可具有整合PCS及FEC的一或多個整合功能塊。具體而言,各整合功能塊可與FEC內一部分數據路徑中的數據處理器連通,并且于某數目的時鐘周期,止住PCS及FEC內此等部分的數據路徑中的數據流,以便對通過此數據處理器處理此數據流進行補償。
所揭示的一項特定具體實施例為以太網絡物理層收發器。此收發器可具有多個子層,包括但不限于實體編碼子層(PCS)及前向錯誤校正子層(FEC)。此收發器還可具有傳送器(TX)側及接收器(RX)側以及位在各側跨PCS及FEC延展的數據路徑(即TX數據路徑及RX數據路徑)。此收發器還可具有一對實體編碼子層與前向錯誤校正子層整合功能塊。此對整合功能塊可兼含將此收發器的傳送器(TX)側的PCS及FEC整合的第一整合功能塊、以及將此收發器的收發器(RX)側的PCS及FEC整合的第二整合功能塊。第一整合功能塊可與FEC內一部分TX數據路徑中的碼字標示(CWM)插入器連通,并且于第一數目的時鐘周期,止住PCS及FEC內此等部分的TX數據路徑中的TX數據流,以便對通過CWM插入器將CWM插入TX數據流進行補償。第二整合功能塊可與具有FEC的一部分RX數據路徑中的CWM移除器連通,并且于第二數目的時鐘周期,止住PCS及FEC內部分RX數據路徑中的RX數據流,用以對通過CWM移除器將CWM從RX數據流移除進行補償。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于馬維爾亞洲私人有限公司,未經馬維爾亞洲私人有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611101449.2/2.html,轉載請聲明來源鉆瓜專利網。





