[發明專利]半導體結構及其形成方法

有效

• 申請號: 201611100048.5
• 申請日: 2016-12-02
• 公開（公告）號: CN108155235B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 徐建華;王安妮;何*;楊小軍
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種半導體結構及其形成方法，所述方法包括：提供基底；在基底上形成柵介質層；在柵介質層上形成功函數層；在功函數層上形成氧化層；在氧化層上形成阻擋層；在阻擋層上形成金屬層；金屬層與柵介質層、功函數層、氧化層以及阻擋層用于形成柵極結構。本發明在功函數層和阻擋層之間形成氧化層，由于氧化層為非晶化薄膜，金屬層中的易擴散離子在氧化層中的擴散能力較弱，因此所述氧化層可以較好地阻擋所述易擴散離子擴散至所述功函數層中，使得所述功函數層的功函數值得以下降，從而可以降低所形成半導體結構的閾值電壓，相比通過增加阻擋層厚度以提高阻擋效果的方案，所述氧化層可以避免所述阻擋層厚度增加對半導體器件電學性能的不良影響。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構及其形成方法。

背景技術

集成電路尤其超大規模集成電路的主要半導體器件是金屬-氧化物-半導體場效應管(MOS晶體管)。隨著集成電路制作技術的不斷發展，半導體器件技術節點不斷減小，半導體器件的幾何尺寸遵循摩爾定律不斷縮小。當半導體器件尺寸減小到一定程度時，各種因為半導體器件的物理極限所帶來的二級效應相繼出現，半導體器件的特征尺寸按比例縮小變得越來越困難。其中，在半導體制作領域，最具挑戰性的是如何解決半導體器件漏電流大的問題。半導體器件的漏電流大，主要是由傳統柵介質層厚度不斷減小所引起的。

當前提出的解決方法是，采用高k柵介質材料代替傳統的二氧化硅柵介質材料，并使用金屬作為柵電極，以避免高k材料與傳統柵電極材料發生費米能級釘扎效應以及硼滲透效應。高k金屬柵的引入，減小了半導體器件的漏電流。

盡管高k金屬柵極的引入能夠在一定程度上改善半導體器件的電學性能，但是現有技術形成的半導體器件的電學性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，優化半導體器件的電學性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底；在所述基底上形成柵介質層；在所述柵介質層上形成功函數層；在所述功函數層上形成氧化層；在所述氧化層上形成阻擋層；在所述阻擋層上形成金屬層；所述金屬層與所述柵介質層、功函數層、氧化層以及阻擋層用于形成柵極結構。

可選的，所述功函數層的材料為TiAl、TiAlC、TaAlN、TiAlN、TaCN、AlN、TiN、TaN、TaSiN和TiSiN中的一種或幾種。

可選的，所述氧化層為金屬氧化層，且金屬元素為所述功函數層的材料元素。

可選的，所述氧化層的材料為Al₂O₃、Ta₂O₅或TiO₂。

可選的，所述氧化層的厚度為至

可選的，形成所述氧化層的工藝為原子層沉積工藝。

可選的，所述阻擋層的材料為TiN或TiSiN。

可選的，所述阻擋層的厚度為至

可選的，提供基底后，在所述基底上形成柵介質層之前，所述形成方法還包括：在所述基底上形成偽柵結構；在所述偽柵結構兩側的基底內形成源漏摻雜區；形成所述源漏摻雜區后，在所述偽柵結構兩側的基底上形成層間介質層，所述層間介質層覆蓋所述偽柵結構側壁；去除所述偽柵結構，在所述層間介質層中形成露出所述基底的開口；在所述基底上形成柵介質層、功函數層、氧化層和阻擋層的步驟中，在所述開口的底部和側壁上依次形成柵介質層、功函數層、氧化層和阻擋層；在所述阻擋層上形成金屬層的步驟中，在所述阻擋層上形成填充滿所述開口的金屬層，所述開口中的金屬層、阻擋層、氧化層、功函數層和柵介質層構成柵極結構。