[發明專利]一種半導體器件及其制造方法在審
| 申請號: | 201611099583.3 | 申請日: | 2016-12-02 |
| 公開(公告)號: | CN108155145A | 公開(公告)日: | 2018-06-12 |
| 發明(設計)人: | 武詠琴;孫武 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/538 |
| 代理公司: | 北京市磐華律師事務所 11336 | 代理人: | 董巍;高偉 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 硬掩膜 疊層 通孔 半導體器件 層間介電層 前端器件層 刻蝕 金屬 制造 金屬硬掩膜層 定義溝槽 金屬互連 通孔開口 銅籽晶層 介電層 圖案化 去除 掩膜 填充 開口 圖案 | ||
1.一種半導體器件的制造方法,其特征在于,包括:
提供前端器件層,并在所述前端器件層上形成層間介電層;
在所述層間介電層上形成金屬硬掩膜疊層;
圖案化所述金屬硬掩膜疊層,使其具有定義溝槽圖案的開口;
執行刻蝕,以在所述層間介電層中形成部分通孔;
以所述金屬硬掩膜疊層為掩膜刻蝕所述層間介電層,以形成溝槽,同時繼續刻蝕所述部分通孔,使其與前端器件層相連;
去除所述金屬硬掩膜疊層;
在所述溝槽及通孔中形成金屬互連。
2.根據權利要求1所述的方法,其特征在于,所述金屬硬掩膜疊層為雙層結構。
3.根據權利要求2所述的方法,其特征在于,所述金屬硬掩膜疊層包括TiN層及形成于所述TiN層上的Ti層。
4.根據權利要求3所述的方法,其特征在于,所述TiN層與所述Ti層的厚度比為0.5-2。
5.根據權利要求1所述的方法,其特征在于,所述層間介電層為低K介電層或超低K介電層。
6.根據權利要求3所述的方法,其特征在于,使用H2O2溶液移除所述硬掩膜疊層。
7.根據權利要求6所述的方法,其特征在于,所述H2O2溶液的濃度為3%~15%。
8.根據權利要求3所述的方法,其特征在于,使用HF或H2SO4溶液移除所述硬掩膜疊層。
9.根據權利要求1所述的方法,其特征在于,圖案化所述金屬硬掩膜疊層的步驟包括:
在所述金屬硬掩膜疊層上形成具有溝槽圖案的第一掩膜層;
以所述第一掩膜層為掩膜刻蝕所述金屬硬掩膜疊層;
移除所述第一掩膜層。
10.根據權利要求9所述的方法,其特征在于,所述第一掩膜層包括依次形成的ODL層、Si抗反射層及具有溝槽圖案的光刻膠層。
11.根據權利要求1所述的方法,其特征在于,在所述層間介電層中形成部分通孔的步驟包括:
在所述金屬硬掩膜疊層上形成具有通孔圖案的第二掩膜層;
以所述第二掩膜層為掩膜,依次刻蝕所述金屬硬掩膜疊層及所述層間介電層,以在所述層間介電層中形成部分通孔;
移除所述第二掩膜層。
12.根據權利要求11所述的方法,其特征在于,所述第二掩膜層包括依次形成的ODL層、Si抗反射層及具有通孔圖案的光刻膠層。
13.一種半導體器件,其特征在于,其采用權利要求1-12之一所述的方法制造。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611099583.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種半導體器件的制作方法
- 下一篇:半導體結構及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





