[發明專利]一種高堆疊扇出型系統級封裝結構及其制作方法

有效

• 申請號: 201611095553.5
• 申請日: 2016-12-02
• 公開（公告）號: CN106783779B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 王祺翔
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/528;H01L21/50
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆;胡彬

本發明公開了一種高堆疊扇出型系統級封裝結構及其制作方法，所述封裝結構包括：第一封裝模塊，包括自下而上依次堆疊的至少兩個第一封裝單元，上下相鄰的第一封裝單元的第一重布線層通過第一模塊內連接件電連接，且至少一個第一封裝單元的第一重布線層延伸至該第一封裝模塊至少一個側面的邊緣；第二封裝模塊，設置在第一封裝模塊的至少一側，與第一封裝模塊相鄰的第二封裝單元的第二重布線層與延伸至邊緣的第一重布線層通過模塊間連接件電連接；柔性電路基板，通過對外連接件分別與第一封裝模塊中最下方的第一封裝單元的第一重布線層，以及第二封裝模塊中第二封裝單元的第二重布線層電連接。本發明使得封裝結構器件間的平均距離縮小，互連更自由。

技術領域

本發明涉及系統級封裝領域，具體涉及一種高堆疊扇出型系統級封裝結構及其制作方法。

背景技術

堆疊封裝是一種以較高集成度實現微型化的良好方式。在堆疊封裝中，扇出型晶圓級封裝(FOWLP)技術區別于傳統的晶圓級芯片尺寸封裝(WLCSP)，后者是對整片晶圓進行封裝測試后再切割得到單個成品芯片的技術，封裝后的芯片尺寸與裸片一致，從而提高集成度，減少成本和提高產品性能。FOWLP技術使得高性能高輸出引腳的芯片得以高密度系統級集成，其首先對晶圓凸塊(Bumping)處理后進行切割區分芯片。然后將各個切割好的芯片以最終設計封裝的大小排列好放在虛擬的載板或硅基板上，如果放在載板上，可以通過載板的支撐通過模具進行Molding注塑，然后以注塑好的芯片作為基板在其上制作RDL以及針對下層的焊錫球(Solderball)等，最終進行測試與切割；如果采用硅基板，則要采用轉接板的工藝以制作RDL層，最終去除TSV結構以實現高度集成。

相對于傳統的基板封裝，FOWLP兼容了前道的設備及工藝尺寸，使得金屬及介質更為精細且省去了主要占用的基板體積，節省了成本，更有利于大規模測試及生產，實現了通用性更高的晶圓級封裝技術。但是在堆疊封裝中隨著堆疊芯片數量的增加，芯片間的互連間距增大，增加了堆疊底層的供電壓力；各芯片的互連方式單一，使得堆疊封裝的電性能變差。

發明內容

有鑒于此，本發明實施例提供一種高堆疊扇出型系統級封裝結構及其制作方法，以解決現有技術的堆疊封裝中芯片間互連間距較大以及堆疊底層供電壓力大的問題。

一方面，本發明實施例提供了一種高堆疊扇出型系統級封裝結構，包括：

第一封裝模塊，包括自下而上依次堆疊的至少兩個第一封裝單元，第一封裝單元包括至少一個第一芯片以及與該第一芯片電連接的第一重布線層，上下相鄰的兩個第一封裝單元的第一重布線層通過第一模塊內連接件電連接，且至少一個第一封裝單元的第一重布線層延伸至第一封裝模塊的至少一個側面的邊緣；

第二封裝模塊，設置在第一封裝模塊的至少一個側面，第二封裝模塊包括沿水平方向設置的至少一個第二封裝單元，第二封裝單元包括至少一個第二芯片以及與該第二芯片電連接的第二重布線層，與第一封裝模塊相鄰的第二封裝單元的第二重布線層與延伸至邊緣的第一重布線層通過模塊間連接件電連接；

柔性電路基板，通過對外連接件分別與第一封裝模塊中最下方的第一封裝單元的第一重布線層，以及第二封裝模塊中最外側的第二封裝單元的第二重布線層電連接。

另一方面，本發明實施例還提供了一種高堆疊扇出型系統級封裝結構的制作方法，包括：

制作第一封裝模塊，其中第一封裝模塊包括自下而上依次堆疊的至少兩個第一封裝單元，第一封裝單元包括至少一個第一芯片以及與該第一芯片電連接的第一重布線層，上下相鄰的兩個第一封裝單元的第一重布線層通過第一模塊內連接件電連接，且至少一個第一封裝單元的第一重布線層延伸至第一封裝模塊的至少一個側面的邊緣；