[發明專利]一種熱插拔邏輯電路

在審

• 申請號: 201611093757.5
• 申請日: 2016-12-02
• 公開（公告）號: CN107085559A
• 公開（公告）日: 2017-08-22
• 發明（設計）人: 向偉煒;劉夢菲;丁夢亭;胡龍應;徐杰;陸學軍;萬靜龍
• 申請（專利權）人: 安徽博微智能電氣有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 杭州君度專利代理事務所(特殊普通合伙)33240
• 代理人: 王桂名

技術領域

本發明涉及熱插拔技術領域，尤其涉及一種基于熱插拔功能的邏輯電路。

背景技術

熱插拔技術是指系統在上電工作的情況下，插入或拔出子模塊，使其脫離工作狀態或并入系統工作而不影響整個系統的正常運行。對于帶電插拔單板上的接口，主機發送的信號需要存在于總線，當從機接入時，能夠及時的傳到子模塊的接收端，目前，熱插拔電路均能及時的傳輸通訊信號，并且能較好的抑制插拔時帶來的高頻振蕩脈沖，避免較為敏感的系統出現問題，但是，對于剛插入的模塊，其內部電源是按照一定的順序產生的，如果不考慮系統上電時序，總線信號會發生幅值紊亂的情況，從而產生大量的不穩定信號，導致系統崩潰，同時，DSP復位需要200MS，其在進行初始化的時候， I/O口信號未被定義，處于不可控狀態，一方面，DSP可能會將錯誤的信號發送到總線，系統從總線讀取到錯誤的信號，會做出相應的誤操作，影響系統穩定；另一方面，熱插拔設備自身在上電瞬間產生較多錯誤的控制信號，輕微造成開不了機，嚴重可能會導致炸機；目前常用的方法是通過軟件處理（加入延時以及識別誤發信號的程序，進行適當的過濾），但是此方法并不能完全避免誤操作的發生，程序比較繁瑣會占用較多的運行資源，并且由于需要考慮的情況較多，很容易忽略某些特殊狀況，存在風險。

可見，現有技術中仍然存在一定的問題，需要進一步改進。

發明內容

本發明提供一種熱插拔邏輯電路，能夠克服現有的上電邏輯時序問題，保證了系統總線信號的真實穩定性，同時，設計的電路還解決了熱插拔電路因電源紊亂導致系統崩潰的難題。

本發明是通過以下技術方案實現的：一種熱插拔邏輯電路，連接核心控制芯片和總線，配合熱插拔端子及外部連接電路工作，實現模塊化UPS系統各個模塊的熱插拔正常工作，其特征在于包括DSP芯片電源監控電路，電源電壓檢測電路，電源狀態信號處理電路，控制單元信號輸出電路，熱插拔通訊信號邏輯電路。

優選的，所述DSP芯片電源監控電路是由電源監控芯片U1構成，1腳和8腳接3.3V電源， DSP輸入電壓+3.3V串聯兩個分壓電阻R1和R2到LGND，R2電壓上端接芯片2腳,3腳接DSP內核電壓輸入電壓+1.9V，4腳接LGND，5腳接到DSP芯片的80引腳（XRSN），6腳接到U6的22腳（OE端），7腳懸空。

優選的，所述電源電壓檢測電路包括電阻R3，由+12V和電阻R4～R5構成的基準電壓電路，由電阻R7、對接二極管D1和運算放大器U2構成的信號比較電路，所述信號比較電路輸入端為輔助電源電壓采樣信號，以獲得控制板上各個芯片的電源電壓；通過比較電路，得到電源故障信號，檢測電路工作狀態。

優選的，所述電源狀態信號處理電路包括電阻R8～14和電容C1,輸入端接控制板各個部分電源檢測電路故障信號，當控制板各路電源準備就緒時，該信號輸出為高電平，同看門狗信號共同作用使能輸出信號；當某一電源存在問題，該信號輸出為低電平，輸出電源狀態信號POW_GOOD被強制拉低，輸出電路輸出被鎖定而輸出無效信號。

優選的， DSP輸出的看門狗信號，與RS觸發器U10的1腳相連，其15腳和2腳分別通過電阻R22和R23連接至3.3V，其3腳CLR接電阻R24至3.3V，二極管D7陽極與D8陰極連接并與U10的3腳相連，D7的陰極與3.3V連接；與門U13的1腳輸入接所述電源狀態信號處理電路的輸出電源狀態信號POW_GOOD,2腳接DSP的看門狗狀態輸出信號DSP_WD_OUT，U10的14腳接LGND，與門U3的4和5腳輸入短接至一點并與U13的3腳輸出連接，與門U4的1腳接DSP定義的輸出信號DSP_OUT0，與門U4的2腳接U3的6腳，U13的3腳與發光二極管D1的陽極連接，發光二極管D1的陰極連接R15至LGND，當電路的各個狀態信號正常輸出時，該電路輸出正常時序，且D1管被點亮；當DSP的看門狗程序初始化完成之后，輸出低電平，RS觸發器U10翻轉得到DSP_WD為高電平，使能與門U13。