[發明專利]一種降低CMOS圖像傳感器暗電流的方法

在審

• 申請號: 201611092332.2
• 申請日: 2016-11-30
• 公開（公告）號: CN106783899A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 張武志;魏崢穎;王艷生;周維;孫昌;錢俊
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,陳慧弘

1.一種減小CMOS圖像傳感器暗電流的方法，其特征在于，包括以下步驟：

S1：提供半導體襯底，在所述半導體襯底中形成像素區的淺溝槽隔離以及像素區的光電二極管、浮動擴散區以及多晶硅傳輸柵；

S2：形成到達所述淺溝槽隔離內部的第一接觸孔；

S3：在所述第一接觸孔中填充金屬形成淺溝槽隔離接觸；以及

S4：在所述淺溝槽隔離接觸上施加負偏壓。

2.根據權利要求1所述的方法，其特征在于，步驟S2包括：

S21：沉積刻蝕停止層并刻蝕所述刻蝕停止層以暴露所述淺溝槽隔離；

S22：沉積層間介質層并刻蝕所述層間介質層以及淺溝槽隔離以形成到達所述淺溝槽隔離內部的第一接觸孔。

3.根據權利要求1所述的方法，其特征在于，所述第一接觸孔的深度大于等于所述光電二極管的深度。

4.根據權利要求1所述的方法，其特征在于，

步驟S2還包括：在形成到達所述淺溝槽內部的第一接觸孔的同時形成到達所述浮動擴散區和多晶硅傳輸柵的第二接觸孔；

步驟S3還包括：在所述第二接觸孔中填充金屬形成浮動擴散區接觸以及多晶硅傳輸柵接觸。

5.根據權利要求4所述的方法，其特征在于，步驟S2包括：

S21’：沉積刻蝕停止層并刻蝕所述刻蝕停止層以暴露所述淺溝槽隔離；

S22’：沉積層間介質層并刻蝕所述層間介質層以及淺溝槽隔離；

S23’：刻蝕所述刻蝕停止層以及淺溝槽隔離以形成所述第二接觸孔和第一接觸孔。

6.一種具有減小的暗電流的CMOS圖像傳感器的像素結構，其特征在于，包括：

形成于半導體襯底中像素區的淺溝槽隔離、光電二極管、浮動擴散區和多晶硅傳輸柵；以及

到達所述淺溝槽隔離內部的淺溝槽隔離接觸，其中所述淺溝槽隔離接觸上施加負偏壓。

7.根據權利要求1所述的CMOS圖像傳感器的像素結構，其特征在于，所述淺溝槽隔離接觸的深度大于等于所述光電二極管的深度。

8.根據權利要求1所述的CMOS圖像傳感器的像素結構，其特征在于，還包括到達所述浮動擴散區和多晶硅傳輸柵的浮動擴散區接觸以及多晶硅傳輸柵接觸。