[發明專利]一種基帶中頻交互方法和系統

在審

• 申請號: 201611090576.7
• 申請日: 2016-12-01
• 公開（公告）號: CN108132904A
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 周暢;徐超;龔曉亮
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42;G06F15/78;H04L5/00
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張穎玲;蔣雅潔

本發明公開了一種基帶中頻交互方法，包括：將基帶部分和中頻部分集成于同一片上系統(SoC)上，并在所述基帶部分預先設置長期演進(LTE)制式的參數配置信息，所述參數配置信息包括采樣率；所述方法還包括：根據所述參數配置信息，在每個預設時間片內通過AXI總線從內存中讀取相應容量的數據，并存入緩存中；基于所述采樣率從所述緩存中讀取數據，并將讀出的數據發送給所述中頻部分。本發明還同時公開了一種基帶中頻交互系統、另一種基帶中頻交互方法和系統。

技術領域

本發明涉及無線通訊領域中的數據傳輸技術，尤其涉及一種基帶中頻交互方法和系統。

背景技術

在無線通訊系統中，射頻信號主要用于空間中的傳播，基帶信號是沒有經過頻譜搬移的原始電信號，而中頻信號是射頻信號與基帶信號之間過渡的頻率信號。目前，基帶與中頻數據接口的實現方案是將基帶部分如中央處理器單元(CPU，Central ProcessingUnit)和中頻部分如現場可編程門陣列(FPGA，Field Programmable Gate Array)模塊作為兩個獨立的芯片，且CPU與FPGA之間采用通用公共無線電接口(CPRI，Common Public RadioInterface)協議進行數據傳輸。然而，這種采用CPRI光口硬件電路實現獨立的基帶與中頻之間的交互，不僅占用更多的電路面積，功能實現復雜，還不易集成在大規模的片上系統(SoC，System on Chip)中。

隨著大規模SoC技術的不斷發展和進步，人們對于在片上集成基帶和中頻部分的需求變得越來越多，因此，如何實現各種片上總線接口的交互是亟待解決的問題。例如，現有的一種基帶控制芯片是在片內應用高級高性能總線(AHB，Advanced High PerformanceBus)接口，以實現基帶中頻之間的數據交互，然而，由于AHB協議具有安全性差、效率低，且不支持亂序數據傳輸等特點，因此，一直未得到用戶的廣泛使用。

另外，一些基于各種片上總線接口的交互電路，雖有的集成在SoC系統中，但交互電路的設計原理中多有內部先入先出隊列(FIFO，First Input First Output)模塊，導致功能實現復雜；或者，有的交互電路的設計原理雖過于簡單，但多數是在片內應用外圍總線(APB，Advanced Peripheral Bus)接口，由于APB協議主要用于低帶寬的周邊外設之間的連接，導致適用范圍較小。綜上可見，現有技術中并未發現一種應用于SoC系統中的長期演進(LTE，Long Term Evolution)制式通用的基帶中頻交互方法。

發明內容

有鑒于此，本發明實施例期望提供一種基帶中頻交互方法和系統，能夠節省電路面積，提高數據傳輸效率，且支持各種LTE制式的參數配置。

為達到上述目的，本發明實施例的技術方案是這樣實現的：

本發明實施例提供一種基帶中頻交互方法，將基帶部分和中頻部分集成于同一SoC上，并在所述基帶部分預先設置LTE制式的參數配置信息，所述參數配置信息包括采樣率；所述方法還包括：

根據所述參數配置信息，在每個預設時間片內通過AXI總線從內存中讀取相應容量的數據，并存入緩存中；

基于所述采樣率從所述緩存中讀取數據，并將讀出的數據發送給所述中頻部分。

上述方案中，所述參數配置信息還包括：時分雙工(TDD，Time DivisionDuplexing)模式或頻分雙工(FDD，Frequency Division Duplexing)模式、小區個數、載波個數、擴展性能端口(ECP，Enhanced Capability Port)或網絡控制協議(NCP，Networkcontrol protocol)、符號業務類型。

上述方案中，在所述通過AXI總線從內存中讀取相應容量的數據之前，所述方法還包括：將每個下行子幀或符號劃分為至少兩個相互獨立的預設時間片，每個預設時間片的緩存時間相同。