[發明專利]半導體結構的形成方法

有效

• 申請號: 201611089134.0
• 申請日: 2016-11-30
• 公開（公告）號: CN108122844B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 賀鑫
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種半導體結構的形成方法，包括：提供基底，包括第一區域和第二區域；形成柵介質層和第一材料層；形成刻蝕停止層；去除第二區域上的刻蝕停止層；形成第二材料層；以刻蝕停止層為停止層，露出第一材料層。由于刻蝕停止層的加入，能夠有效的擴大去除第一區域上的第二材料層步驟的工藝窗口，有效降低去除第一區域上的第二材料層工藝控制的難度，有利于提高所形成半導體結構中功函數層厚度控制的精度，有利于改善所形成半導體結構的性能；而且以刻蝕停止層為停止層，去除第一區域上的第二材料層的做法，還能夠以刻蝕停止層保護柵介質層，從而有利于減小第一材料層的厚度，從而有利于對所形成晶體管閾值電壓的調節。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構的形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高晶體管的特征尺寸也越來越小，為了降低晶體管柵極的寄生電容、提高器件速度，高K柵介質層與金屬柵極的柵極結構被引入到晶體管中。

然而，在高K柵介質層上形成金屬柵極時仍有許多問題亟待解決，其中一個就是功函數的匹配問題，因為功函數將直接影響器件的閾值電壓(Vt)和晶體管的性能。所以在高K金屬柵結構中引入功函數層，從而實現對器件閾值電壓的調節。

但是即使在高K金屬柵結構中引入功函數層，現有技術中半導體結構的性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，以改善所形成半導體結構的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供基底，所述基底包括用于形成晶體管的第一區域和第二區域，所述第二區域基底所形成晶體管功函數層的厚度大于所述第一區域基底所形成晶體管功函數層的厚度；在所述基底上形成柵介質層；在所述柵介質層上形成第一材料層；在所述第一材料層上形成刻蝕停止層；去除所述第二區域上的刻蝕停止層，露出所述第二區域上的第一材料層；在所述刻蝕停止層和所述第二區域的第一材料層上形成第二材料層，所述第二區域上的第二材料層和第一材料層用于形成所述第二區域基底所形成晶體管的功函數層；以所述刻蝕停止層為停止層，去除所述第一區域上的第二材料層，露出所述第一區域上的第一材料層，所述第一區域上的第一材料層用于形成所述第一區域基底所形成晶體管的功函數層。

可選的，形成所述刻蝕停止層的步驟中，所述刻蝕停止層的材料與所述第一材料層的材料不同。

可選的，形成所述刻蝕停止層的步驟中，所述刻蝕停止層的材料為非晶硅、氮化硅或氧化硅。

可選的，所述刻蝕停止層的材料為非晶硅；形成所述刻蝕停止層的步驟包括：在所述第一材料層上形成非晶硅帽層；進行封帽退火處理；所述第一材料層上的非晶硅帽層作為所述刻蝕停止層。

可選的，形成所述刻蝕停止層的步驟中，所述刻蝕停止層的厚度在到范圍內。

可選的，以所述刻蝕停止層為停止層，去除所述第一區域上的第二材料層，露出所述第一材料層的步驟包括：以所述刻蝕停止層為停止層，去除所述第一區域上的第二材料層，露出所述第一區域上的刻蝕停止層；去除所述第一區域上的刻蝕停止層，露出所述第一區域上的第一材料層。