[發明專利]鰭式場效應管的形成方法以及半導體結構

有效

• 申請號: 201611085960.8
• 申請日: 2016-11-30
• 公開（公告）號: CN108122843B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種鰭式場效應管的形成方法以及半導體結構，形成方法包括：在基底上形成掩膜層，所述掩膜層內具有暴露出部分基底的第一開口；以所述掩膜層為掩膜，沿所述第一開口刻蝕去除第一厚度的基底，在所述基底內形成第二開口；在所述第一開口以及第二開口內填充滿核心層；去除所述掩膜層，暴露出部分核心層側壁；在所述露出的核心層側壁以及部分基底上形成側墻，且相鄰核心層側壁上的側墻之間具有第三開口；以所述側墻為掩膜，沿所述第三開口刻蝕去除第二厚度的基底，刻蝕后的基底構成襯底以及凸出于襯底上的分立的鰭部；在形成所述襯底以及鰭部之后，去除所述核心層。本發明簡化鰭式場效應管的形成工藝步驟，優化鰭式場效應管的形成方法。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種鰭式場效應管的形成方法以及半導體結構。

背景技術

隨著半導體工藝技術的不斷發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。為了適應工藝節點的減小，不得不不斷縮短MOSFET場效應管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度，增加MOSFET場效應管的開關速度等好處。

然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，使得亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(SCE：short-channel effects)更容易發生。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(FinFET)。FinFET中，柵極至少可以從兩側對超薄體(鰭部)進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應；且FinFET相對于其他器件，具有更好的現有的集成電路制作技術的兼容性。

然而，現有技術形成鰭式場效應管的工藝復雜。

發明內容

本發明解決的問題是提供一種鰭式場效應管的形成方法以及半導體結構，簡化鰭式場效應管的形成工藝。

為解決上述問題，本發明提供一種鰭式場效應管的形成方法，包括：提供基底；在所述基底上形成掩膜層，所述掩膜層內具有暴露出部分基底的第一開口；以所述掩膜層為掩膜，沿所述第一開口刻蝕去除第一厚度的基底，在所述基底內形成第二開口；在所述第一開口以及第二開口內填充滿核心層；去除所述掩膜層，暴露出部分核心層側壁；在所述露出的核心層側壁以及部分基底上形成側墻，且相鄰側墻之間具有第三開口；以所述側墻為掩膜，沿所述第三開口刻蝕去除第二厚度的基底，刻蝕后的基底構成襯底以及凸出于襯底上的分立的鰭部；在形成所述襯底以及鰭部之后，去除所述核心層。

可選的，在垂直于所述鰭部延伸方向上，所述第二開口的寬度尺寸與所述第三開口的寬度尺寸相同。

可選的，在形成所述鰭部之后，位于所述鰭部兩側的襯底頂部齊平。

可選的，所述第一厚度與所述第二厚度相同。

可選的，所述掩膜層包括第一掩膜層以及位于所述第一掩膜層上的第二掩膜層，且所述第一掩膜層的材料與所述第二掩膜層的材料不同；所述形成方法包括：在去除所述掩膜層的工藝步驟中，去除所述第二掩膜層，保留位于所述基底上的第一掩膜層。

可選的，所述形成方法還包括：在形成所述側墻的工藝步驟中，在所述露出的核心層側壁以及部分第一掩膜層上形成所述側墻；所述第三開口露出部分第一掩膜層；在沿所述第三開口刻蝕去除第二厚度的基底之前，還刻蝕去除所述第三開口露出的第一掩膜層。

可選的，形成所述側墻的工藝步驟包括：在所述露出的核心層側壁以及頂部上、以及露出的第一掩膜層上形成側墻層；采用無掩膜刻蝕工藝，回刻蝕去除位于所述核心層頂部以及部分第一掩膜層上的側墻層，形成所述側墻。