[發(fā)明專利]基于ERSFQ電路的低溫超導讀出電路及讀出系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611085483.5
• 申請日: 2016-11-30
• 公開（公告）號: CN106767944B
• 公開（公告）日: 2019-02-22
• 發(fā)明（設計）人: 任潔;應利良;王鎮(zhèn)
• 申請（專利權）人: 中國科學院上海微系統(tǒng)與信息技術研究所
• 主分類號: G01D5/14
• 分類號: G01D5/14
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述低溫超導讀出電路包括：

m個超導量子干涉器，與低溫超導傳感器陣列連接，用于將低溫超導傳感器陣列的多路輸出信號轉換為多路SFQ脈沖信號；

ERSFQ電路，與所述m個超導量子干涉器連接，用于將多路SFQ脈沖信號轉換成二進制單路脈沖信號輸出；

驅動放大電路，與所述ERSFQ電路連接，用于對所述二進制單路脈沖信號進行放大輸出；

其中，所述ERSFQ電路包括：

m條第一傳輸線，與m個所述超導量子干涉器連接，用于傳輸多路SFQ脈沖信號；

多路器，與所述m條第一傳輸線連接，用于將多路SFQ脈沖信號轉換為單路SFQ脈沖信號輸出；

計數(shù)器，與所述多路器連接，用于將單路SFQ脈沖信號轉換成n-bit二進制數(shù)輸出；

并聯(lián)-串聯(lián)轉換器，與所述計數(shù)器連接，用于將n-bit二進制數(shù)轉換成二進制單路脈沖信號輸出；

其中，m、n為大于1的整數(shù)。

2.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述多路器包括m級NDRO邏輯門及(m-1)級第一CB邏輯門，所述NDRO邏輯門包括第一、第二、第三輸入端，及第一、第二輸出端，所述第一CB邏輯門包括第四、第五輸入端，及第三輸出端；其中，第一級NDRO邏輯門的第一輸入端接選擇信號脈沖，其它(m-1)級NDRO邏輯門的第一輸入端均與上一級NDRO邏輯門的第二輸出端連接，任一級NDRO邏輯門的第二輸入端接幀信號，任一級NDRO邏輯門的第三輸入端與相對應的第一傳輸線連接，第一級NDRO邏輯門的第一輸出端與第一級第一CB邏輯門的第五輸入端連接，其它(m-1)級第一NDRO邏輯門的第一輸出端分別與(m-1)級第一CB邏輯門的第四輸入端連接，(m-2)級第一CB邏輯門的第五輸入端與上一級第一CB邏輯門的第三輸出端連接，第(m-1)級第一CB邏輯門的第三輸出端與計數(shù)器連接。

3.根據(jù)權利要求2所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述任一級NDRO邏輯門之間是通過約瑟夫森結傳輸線連接的。

4.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述計數(shù)器為二進制的紋波計數(shù)器。

5.根據(jù)權利要求4所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述二進制的紋波計數(shù)器包括n級TD邏輯門；所述TD邏輯門包括第六、第七輸入端、及第四、第五輸出端，其中，所述任一級TD邏輯門的第六輸入端均接幀信號，所述第一級TD邏輯門的第七輸入端與多路器連接，其它(n-1)級TD邏輯門的第七輸入端均與上一級TD邏輯門的第五輸出端連接，所述任一級TD邏輯門的第四輸出端與并聯(lián)-串聯(lián)轉換器連接。

6.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述并聯(lián)-串聯(lián)轉換器包括(n-1)級第二CB邏輯門及n級RS邏輯門，所述第二CB邏輯門包括第八、第九輸入端及第六輸出端，所述RS邏輯門包括第十、第十一輸入端及第七輸出端；其中，任一級第二CB邏輯門的第八輸入端與計數(shù)器連接，第九輸入端分別與下一級RS邏輯門的第七輸出端連接，第六輸出端分別與同級RS邏輯門的第十一輸入端連接，所述任一級RS邏輯門的第十輸入端均與串聯(lián)信號連接，第n級RS邏輯門的第十一輸入端與計數(shù)器連接，第一級RS邏輯門的第七輸出端與驅動放大電路連接。

7.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述第一傳輸線包括超導傳輸線或約瑟夫森結傳輸線的一種或兩種。

8.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述驅動放大電路為超導量子干涉器陣列。

9.根據(jù)權利要求1所述的基于ERSFQ電路的低溫超導讀出電路，其特征在于，所述ERSFQ電路是通過電感和約瑟夫森結的串聯(lián)結構提供穩(wěn)態(tài)電流。