[發明專利]一種基于DSP的PFN觸發時序控制系統

在審

• 申請號: 201611065828.0
• 申請日: 2016-11-28
• 公開（公告）號: CN108121236A
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 王明良
• 申請（專利權）人: 王明良
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種基于DSP的PFN觸發時序控制系統，適用于電氣控制領域。基于數字信號處理器TMS320F2812的脈沖成型網絡(PFN)觸發時序控制系統的電路主要由時序控制、脈沖產生、高壓觸發和能量續流通部分組成，并采取了抗干擾措施。該系統可提供多路時序控制信號，且時序控制脈沖之間的時延可任意設置，具有高集成度、高精度、高可靠度、抗干擾能力強等優點。

技術領域

本發明涉及一種基于DSP的PFN觸發時序控制系統，適用于電氣控制領域。

背景技術

在電磁發射系統中，電磁軌道炮的發射需要高功率的脈沖、較大的脈寬、靈活的輸出電流波形等條件，而脈沖成型網絡(pulse forming networks, PFN)是電能傳遞給負載的橋梁，通過控制PFN的放電時序可以得到不同的放電電流波形。

國內外在放電時序的控制方面進行了很多實驗和研究，例如，美國Austin先進技術研究所在2008年所開發的電磁發射控制系統由可編程邏輯控制器(programmable logiccontroller, PLC)和觸摸屏組成，采用PLC作為系統的控制器，其抗干擾能力強，可靠J哇高，但PLC體積大，不利于系統的小型化的設計要求。國內相應研究機構也對放電時序控制系統進行了研究。由單穩態觸發器、n觸發器等可編程邏輯器件組成的PFN多路時序放電控制電路，該電路可輸出多路控制脈沖信號且抗干擾能力強，但該電路的觸發時序是通過撥碼開關來設置的。由于脈沖功率越高，電磁干擾越嚴重，因此強大的沖擊脈沖電流往往會導致測控系統發生誤操作，這就對控制裝置的穩定性、可靠性及抗干擾能力提出了十分苛刻的要求。

發明內容

本發明提供一種基于DSP的PFN觸發時序控制系統，該系統可提供多路時序控制信號，且時序控制脈沖之間的時延可任意設置，具有高集成度、高精度、高可靠度、抗干擾能力強等優點。

本發明所采用的技術方案是：

基于數字信號處理器TMS320F2812的脈沖成型網絡(PFN)觸發時序控制系統的電路主要由時序控制、脈沖產生、高壓觸發和能量續流通部分組成，并采取了抗干擾措施。

所述基于DSP的PFN觸發時序控制系統是通過RS485與遠程控制計算機進行通信的。觸發脈沖的間隔時間首先通過上位機界而進行設置,然后通過串行通信口將設置的參數傳遞到DSP控制單元中，DSP控制單元將觸發時序命令發出，各路觸發信號分別經由各自的觸發電路;再經過高壓脈沖變壓器形成高壓脈沖，最后作用于PFN模塊，觸發開關元件，使PFN通過負載放電。高壓脈沖信號到達PFN模塊的時間不同所形成的觸發時序不同，從而得到不同的脈沖電容放電電流波形。

所述當儲能電容的端電壓太高、超過了單片晶閘管的最大耐壓值時，需要將多個晶閘管串聯使用，串聯晶閘管的觸發電路僅需要在觸發信號后加一信號分配電路，將同一觸發信號進行信號分配和高壓隔離后加到串聯使用的晶閘管上，從而保證串聯晶閘管觸發信號的同時性。

所述串聯晶閘管觸發接電路中，Q1～Q3為三極管,U1為芯片,T1為變壓器。其中，R7為靜態均壓電阻，有效改善了由于晶閘管閥片泄漏電阻不同所造成的靜態分壓不均,R10與C5組成了串聯晶閘管的動態保護電路，有效改善了串聯晶閘管開通時間不一致所造成的動態分壓不均的問題。在這種觸發方式下，脈沖變壓器的一次繞組與二次繞組、二次繞組彼此之間的電磁干擾嚴重，干擾易通過線圈傳遞到控制電路引起誤觸發，因此，晶閘管的串聯采用間接光觸發的方式。

所述觸發控制中斷服務子程序首先通過數據校驗判斷應進行哪一步操作，并根據報文命令進行相應的操作。在觸發時序控制過程中，首先應發送觸發時序報文進行時序設置，設定PFN中各個模塊觸發的時間間隔，當DSP接收到觸發放電命令時，第1路PFN最先進行放電，達到設定的延時時間到后第2路PFN進行放電，以此類推直到最后一路(第二路)PFN放電結束，由此得到所期望的放電電流波形。