[發明專利]一種可編程邏輯器件測試方法及設備

在審

• 申請號: 201611059872.0
• 申請日: 2016-11-24
• 公開（公告）號: CN106597250A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 徐小龍;劉銳銳
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳鼎合誠知識產權代理有限公司44281
• 代理人: 江婷

1.一種可編程邏輯器件測試方法，其特征在于，包括：

向待測PLD芯片寫入編程文件，所述待測PLD芯片中包含設置于引腳與內核電路之間的邊界掃描鏈，所述邊界掃描鏈由與所述待測PLD芯片的各引腳一一對應的寄存器單元依次連接構成，所述邊界掃描鏈一端從所述待測PLD芯片引出作為輸入端，另一端從待測PLD芯片引出作為輸出端；所述編程文件用于實現所述待測PLD芯片的電路連接；

通過所述邊界掃描鏈的輸入端輸入激勵信號對所述待測PLD芯片進行激勵測試，并從所述邊界掃描鏈的輸出端獲取激勵響應，所述激勵信號為位序列信號；

將所述激勵響應與所述激勵信號對應的仿真響應進行比對得到測試結果。

2.如權利要求1所述的可編程邏輯器件測試方法，其特征在于，所述激勵信號為連續的位序列信號，所述位序列信號中的各位信號的排序與所述待測PLD芯片的各引腳的位置分布相對應。

3.如權利要求2所述的可編程邏輯器件測試方法，其特征在于，所述通過邊界掃描鏈的輸入端輸入激勵信號對所述待測PLD芯片進行激勵測試包括：

將所述激勵信號的各位信號依次從所述邊界掃描鏈的輸入端輸入，且每一時鐘T輸入一個位信號；

當檢測到連續輸入X個位信號后暫停輸入，對所述待測PLD芯片進行激勵測試，并在當前激勵測試完畢后再依次輸入X個位信號，直到所述激勵信號輸入完畢；

所述X為構成所述邊界掃描鏈的所有寄存器單元的位寬總和。

4.如權利要求3所述的可編程邏輯器件測試方法，其特征在于，所述從邊界掃描鏈的輸出端獲取激勵響應包括：

在對所述待測PLD芯片進行激勵測試之后，捕獲與所述待測PLD芯片各輸出引腳對應的信號；

用捕獲到的與所述待測PLD芯片各輸出引腳對應的信號，分別去覆蓋與所述待測PLD芯片輸出引腳對應的寄存器單元內的位信號，從所述邊界掃描鏈的輸出端依次輸出組成所述邊界掃描鏈的各寄存器單元中的位信號。

5.如權利要求1-4任一項所述的可編程邏輯器件測試方法，其特征在于，所述將激勵響應與所述激勵信號對應的仿真響應進行比對得到測試結果包括：

將所述激勵響應中與所述待測PLD芯片輸出引腳對應的各位信號，與所述仿真響應中的與所述待測PLD芯片輸出引腳對應的各位信號進行比較，得到測試結果。

6.一種可編程邏輯器件測試設備，其特征在于，包括：指令處理器和測試接口；

所述指令處理器用于通過所述測試接口向待測PLD芯片寫入編程文件，所述待測PLD芯片中包含設置于引腳與內核電路之間的邊界掃描鏈，所述邊界掃描鏈由與所述待測PLD芯片的各引腳一一對應的寄存器單元依次連接構成，所述邊界掃描鏈一端從所述待測PLD芯片引出作為輸入端，另一端從待測PLD芯片引出作為輸出端；所述指令處理器還用于通過所述測試接口向所述輸入端輸入由位序列信號構成的激勵信號，并通過所述測試接口從所述輸出端獲取激勵響應；所述指令處理器用于將通過所述測試接口得到的激勵響應與所述激勵信號對應的仿真響應進行比對得到測試結果。

7.如權利要求6所述的可編程邏輯器件測試設備，其特征在于，所述指令處理器用于通過所述測試接口將構成所述激勵信號的各位信號依次從所述邊界掃描鏈的輸入端輸入，且每一時鐘輸入一個位信號，當所述指令處理器檢測到連續輸入X個位信號后暫停輸入，對所述待測PLD芯片進行激勵測試，并在當前激勵測試完畢后再依次輸入X個位信號，直到所述激勵信號輸入完畢；所述X為構成所述邊界掃描鏈的所有寄存器單元的位寬總和。

8.如權利要求7所述的所述的可編程邏輯器件測試設備，其特征在于，所述指令處理器用于在對所述待測PLD芯片進行激勵測試之后，捕獲與所述待測PLD芯片各輸出引腳對應的信號，用捕獲到的與所述待測PLD芯片各輸出引腳對應的信號，分別去覆蓋與所述待測PLD芯片輸出引腳對應的寄存器單元內的信號，從所述邊界掃描鏈的輸出端依次輸出組成所述邊界掃描鏈的各寄存器單元中的位信號。

9.如權利要求6-8任一項所述的可編程邏輯器件測試設備，其特征在于，所述指令處理器用于將通過所述測試接口得到的所述激勵響應中與所述待測PLD芯片輸出引腳對應的各位信號，與所述仿真響應中的與所述待測PLD芯片輸出引腳對應的各位信號進行比較，得到測試結果。

10.如權利要求6-8所述的可編程邏輯器件測試設備，其特征在于，包括至少兩個測試接口，所述測試接口中的至少兩個分別連接有待測PLD芯片；

所述指令處理器用于通過與待測PLD芯片連接的測試接口，分別向所述各待測PLD芯片發送激勵信號。