[發明專利]基于VPX架構的B碼對時方法

在審

• 申請號: 201611059293.6
• 申請日: 2016-11-28
• 公開（公告）號: CN106788950A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 魏凱;劉志楊;柴營
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: H04L7/00
• 分類號: H04L7/00;G04R40/00
• 代理公司: 中國兵器工業集團公司專利中心11011
• 代理人: 劉東升

技術領域

本發明涉及精確對時技術領域，具體涉及一種基于VPX架構的B碼對時方法。

背景技術

VPX架構作為VME架構的升級和替代，一經推出，就得到了軍事、航空航天等高端應用領域的青睞。VPX架構，可以支持高速的互聯及串行交換機結構，如RapidIO、PCI Express等，能夠滿足最苛刻的計算機模塊和數字信號處理模塊的要求。在對時序要求高的VPX架構中，需要實現多個主板的精確同步和對時。傳統的對時方法，以設備級居多，具體到板級的系統，多采用網絡對時的方法，但很難做到同步性，而且對時精度很低，只能達到毫秒級。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是：在VPX架構下，多塊刀片間對時不同步，對時精度低的問題。

(二)技術方案

為了解決上述技術問題，本發明提供了一種基于VPX架構的B碼對時方法，包括以下步驟：

S1.B碼發生器將產生的B碼信息以422電平的方式發送到VPX架構的交換板上，交換板上FPGA中的B碼解碼器將輸入進來的B碼解出年月日時分秒的時間信息，并恢復出秒脈沖信號，交換板上FPGA中的授時寄存器組接收外部溫補晶振發過來的時鐘計數，并由秒脈沖信號來做清零處理；

S2.將交換板CPU設置為PCIE交換機的根結點RC，將刀片設置為非透明NT模式，FPGA的PCIE端口設置為端點EP模式，所述PCIE端口連接到交換板上的PCIE交換機上；

S3.當刀片需要對時時，通過PCIE總線的NT端口向FPGA的PCIE端口要當前的時間，刀片取到的時間即是經過對時的系統時間。

優選地，步驟S3中，當PCIE交換機出現故障時，通過交換板上FPGA的RapidIO交換機與刀片實現對等互連，當刀片需要對時時，主動從RapidIO交換機獲取當前的時間。

優選地，步驟S3中，所述刀片向FPGA的PCIE端口要的當前時間是由FPGA與時統對時并守時的時間。

(三)有益效果

本發明VPX架構中交換板的FPGA上實現的，FPGA將輸入進來的B碼解碼出年月日時分秒信息。同時FPGA提供PCIE接口連接到交換板的PCIE交換芯片上，該端口作為EP。交換板的CPU作為PCIE交換網絡的RC，而刀片設置為NT模式。每個NT(刀片)當需要對時時，通過PCIE總線的NT端口向EP要當前的時間，取到的時間即是經過對時的系統時間。同時FPGA中預留了一個串行RapidIO接口，串行RapidIO交換機(SRIO交換機)作為B碼時統的冗余備份。B碼對時方法，對時精度可以達到微秒級。

附圖說明

圖1為實現本發明實施例的方法所基于的VPX架構框圖；

圖2為實現本發明實施例的方法所基于的PCIE交換機原理框圖；

圖3為實現本發明實施例的方法所基于的SRIO交換機原理框圖；

圖4為本發明實施例的B碼對時方法原理框圖。

具體實施方式

下面結合圖1所示的VPX架構框圖、圖2所示的PCIE交換網絡原理框圖、圖3所示的SRIO交換網絡原理框圖以及圖4所示的B碼對時方法原理框圖，對本發明方法作進一步描述。

如圖1所示，VPX架構由N個刀片、2個交換板、切換模塊以及電源板組成。其中，刀片為系統提供計算資源，并基于虛擬化實現負載均衡；交換板可以實現以太網、PCIE以及SRIO等交換功能；切換板可以實現KVM切換；電源板為各模塊配置不同的電源，同時電源管理芯片對電源板進行智能管理。

如圖2所示，PCIE交換機，采用IDT公司一款高性能PCI-E交換機芯片來實現。其上行口Lane0與CPU的PCI-E x1(Port0)相連接，其Lane1-LaneN+4共(N+4)個下行口支持NT模式進入VPX連接器，其中LaneN+1連接另一塊交換板的PCIE交換機，Lane1-LaneN連接N塊主機板，LaneN+2-LaneN+3連接其他EP設備，LaneN+4連接本板FPGA。

如圖3所示，SRIO交換機，采用IDT公司一款高性能SRIO交換機芯片來實現。CPU內置了一個SRIO總線控制器，支持1個x1模式SRIO端口接入SRIO交換機。其中1個x4接口的Lane0與CPU的SRIO x1相連接，1個x4接口的Lane0與FPGA的SRIO x1相連接，其余N個x4接口進入VPX連接器。

如圖4所示，基于上述硬件，本發明實施例的B碼對時方法包括以下步驟：