[發(fā)明專利]一種改進(jìn)型的MASH結(jié)構(gòu)Sigma-Delta調(diào)制器

有效

• 申請?zhí)枺?/td>: 201611053295.4
• 申請日: 2016-11-25
• 公開（公告）號: CN106788443B
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計）人: 施隆照;黃燕華;陰亞東
• 申請（專利權(quán)）人: 福州大學(xué)
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 福州元創(chuàng)專利商標(biāo)代理有限公司 35100
• 代理人: 蔡學(xué)俊

1.一種改進(jìn)型的MASH結(jié)構(gòu) Sigma-Delta調(diào)制器，其特征在于：所述調(diào)制器包括一第一調(diào)制器單元模塊和由一級以上依次級聯(lián)的調(diào)制器級聯(lián)單元模塊組成的級聯(lián)模塊組；所述第一調(diào)制器單元模塊與級聯(lián)模塊組相級聯(lián)；所述第一調(diào)制器單元模塊由第一調(diào)制器和第一加法器組成；所述第一調(diào)制器的輸出端與級聯(lián)模塊組的輸入端連接，所述第一加法器的輸入端與所述第一調(diào)制器的輸出端和級聯(lián)模塊組的輸出端電連，所述第一調(diào)制器單元模塊的輸入端為第一調(diào)制器的輸入端，所述第一調(diào)制器單元模塊的輸出端為第一加法器的輸出端；所述級聯(lián)模塊組由第一級調(diào)制器級聯(lián)單元模塊至第N級調(diào)制器級聯(lián)單元模塊組成，所述調(diào)制器總級數(shù)為L=N+1，其中L為大于或等于2的正整數(shù)；第一級調(diào)制器級聯(lián)單元模塊至第N級調(diào)制器級聯(lián)單元模塊均由第二調(diào)制器、第二加法器、第三加法器和第一鎖存器組成，并且第一級調(diào)制器級聯(lián)單元模塊中第二調(diào)制器的輸入端作為級聯(lián)模塊組的輸入端，第一級調(diào)制器級聯(lián)單元模塊中第二加法器的輸出端作為級聯(lián)模塊組的輸出端；所述第一調(diào)制器和第二調(diào)制器均包括第一輸入端、第二輸入端、信號輸出端和量化誤差輸出端；所述第一級調(diào)制器級聯(lián)單元模塊中第二調(diào)制器的第一輸入端和第二輸入端作為級聯(lián)模塊組的輸入端，所述第一調(diào)制器的信號輸出端和量化誤差輸出端分別與所述第一級調(diào)制器級聯(lián)單元模塊中第二調(diào)制器的第一輸入端和第二輸入端電連；所述第一調(diào)制器的信號輸出端與第一加法器的輸入端電連；所述第一調(diào)制器的第一輸入端和第二輸入端作為所述第一調(diào)制器單元模塊的輸入端；所述第一調(diào)制器和第二調(diào)制器均為SH-EFM1結(jié)構(gòu)，所述SH-EFM1結(jié)構(gòu)由第四加法器、第五加法器、量化器、乘法器和第二鎖存器組成，其中第四加法器包括第一輸入端、第二輸入端和第三輸入端，所述第四加法器的第一輸入端和第二輸入端作為所述第一調(diào)制器或第二調(diào)制器的第一輸入端和第二輸入端，所述第四加法器的第三輸入端與第二鎖存器的輸出端電連，所述第五加法器的輸入端與第四加法器的輸出端和乘法器的輸出端電連，所述第五加法器的輸出端與第二鎖存器的輸入端電連；所述第四加法器的輸出端與量化器的輸入端連接，所述量化器的輸出端與乘法器的輸入端連接，所述第五加法器的輸出端作為所述第一調(diào)制器或第二調(diào)制器的量化誤差輸出端；所述量化器的輸出端作為所述第一調(diào)制器和第二調(diào)制器的信號輸出端；所述第五加法器用于將第四加法器輸出的值與乘法器輸出的值相減；所述第四加法器用于將第四加法器的第一、第二和第三輸入的值相加；所述量化器的量化間隔為Mp，其中Mp為質(zhì)數(shù)；所述的量化間隔M_p是比小的最大質(zhì)數(shù)，n₀是所述的第一調(diào)制器和第二調(diào)制器的數(shù)據(jù)位寬，并且所述第一調(diào)制器和第二調(diào)制器的數(shù)據(jù)位寬相同；所述第一調(diào)制器的第一輸入端輸入的值為X，所述第一調(diào)制器的第二輸入端接地，X的范圍為[1 ，M_p-1]的常數(shù)；

當(dāng)所述調(diào)制器總級數(shù)L=3時；

所述第一級調(diào)制器級聯(lián)單元模塊中的第二加法器用于對其第三加法器的輸出信號和其第一鎖存器的輸出信號作減法運算，并輸出到所述第一加法器；

所述第一級調(diào)制器級聯(lián)單元模塊中的第三加法器用于對其第二調(diào)制器的信號輸出端的輸出信號與第二級調(diào)制器級聯(lián)單元模塊中的第二加法器的輸出信號相加，并輸出到第一級調(diào)制器級聯(lián)單元模塊中的第二加法器的輸入端和第一級調(diào)制器級聯(lián)單元模塊中的第一鎖存器的輸入端；

所述第二級調(diào)制器級聯(lián)單元模塊的第三加法器的一個輸入端接地電位；

將第一級調(diào)制器級聯(lián)單元模塊中的第二調(diào)制器的信號輸出端的輸出信號和量化誤差輸出端的輸出信號分別輸入到第二級調(diào)制器級聯(lián)單元模塊中的第二調(diào)制器的第一輸入端和第二輸入端；

第二級調(diào)制器級聯(lián)單元模塊中的第三加法器將第二調(diào)制器的信號輸出端的輸出信號與零信號相加，并輸出到第二級調(diào)制器級聯(lián)單元模塊中的第二加法器和第一鎖存器；

第二級調(diào)制器級聯(lián)單元模塊中第二加法器將第二級調(diào)制器級聯(lián)單元模塊中第三加法器的輸出信號和第一鎖存器的輸出信號作減法運算，并輸出到第一級調(diào)制器級聯(lián)單元模塊中第三加法器；

所述第一加法器將第一級調(diào)制器級聯(lián)單元模塊中第二加法器的輸出信號與第一調(diào)制器的信號輸出端的輸出信號相加，并輸出控制信號。