[發明專利]半導體器件及其制造方法

有效

• 申請號: 201611051425.0
• 申請日: 2016-11-24
• 公開（公告）號: CN107017254B
• 公開（公告）日: 2019-12-03
• 發明（設計）人: 程潼文;陳志山;林木滄
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L21/8234
• 代理公司: 11409 北京德恒律治知識產權代理有限公司
• 代理人: 章社杲;李偉<國際申請>=<國際公布>=

半導體器件包括半導體襯底、多個半導體鰭、柵極堆疊件和外延結構。半導體鰭存在于半導體襯底上。半導體鰭分別包括位于其中的凹槽。柵極堆疊件存在于鄰近凹槽的半導體鰭的部分上。外延結構橫跨半導體鰭的凹槽而存在。外延結構包括多個角和存在于角之間的至少一個槽，以及槽具有大于至少一個角的曲率半徑的曲率半徑。本發明實施例涉及半導體器件及其制造方法。

技術領域

本發明實施例涉及半導體器件及其制造方法。

背景技術

為了實現提高晶體管性能以及減小其尺寸，晶體管已經發展為：溝道和源極/漏極區位于從襯底形成的鰭中。這種非平面器件是多重柵極FinFET。多重柵極FinFET可以具有柵電極，柵電極橫跨一個鰭式硅主體以形成溝道區域。可以鄰近溝道區形成外延源極/漏極區在增加溝道區的載子遷移率。

發明內容

根據本發明的一個實施例，提供了一種半導體器件，包括：半導體襯底；多個半導體鰭，存在于所述半導體襯底上，所述半導體鰭分別包括位于所述半導體鰭中的凹槽；至少一個柵極堆疊件，存在于所述半導體鰭的鄰近所述凹槽的部分上；以及至少一個外延結構，橫跨所述半導體鰭的所述凹槽存在，其中，所述外延結構包括多個角和存在于所述角之間的至少一個槽，以及所述槽具有比所述角的至少一個角的曲率半徑大的曲率半徑。

根據本發明的另一實施例，還提供了一種半導體器件，包括：半導體襯底；多個半導體鰭，存在于所述半導體襯底上，所述半導體鰭分別包括位于所述半導體鰭中的凹槽；至少一個柵極堆疊件，存在于所述半導體鰭的鄰近所述凹槽的部分上；以及至少一個外延結構，橫跨所述半導體鰭的所述凹槽存在，其中，所述外延結構包括位于所述外延結構中的至少一個槽，并且所述外延結構的所述槽具有大于0.5nm的曲率半徑。

根據本發明的又一實施例，還提供了一種形成半導體器件的方法，包括：在半導體襯底上形成多個半導體鰭；去除所述半導體鰭的部分以形成凹槽；在所述半導體鰭的鄰近所述凹槽的另一部分上形成柵極堆疊件；在所述凹槽內形成外延結構至少直到所述外延結構合并，以及在合并的所述外延結構中形成槽；以及使所述槽成形使得成形的所述槽具有比成形前的所述槽的曲率半徑大的曲率半徑。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應當注意，根據工業中的標準實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1至圖13示出了根據本發明的一些實施例的形成半導體器件的方法的不同步驟。

具體實施方式

下列公開提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面將描述元件和布置的特定實例以簡化本發明。當然這些僅僅是實例并不旨在限定本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括在第一部件和第二部件之間形成額外的部件使得第一部件和第二部件可以不直接接觸的實施例。而且，本發明在各個實例中可重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

此外，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。空間相對術語旨在包括除了附圖中所示的方位之外，在使用中或操作中的器件的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，并且通過在本文中使用的空間關系描述符可同樣地作相應地解釋。