[發明專利]基于FPGA的集成電路抗故障注入攻擊能力評估方法

在審

• 申請號: 201611051412.3
• 申請日: 2016-11-23
• 公開（公告）號: CN106777529A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 徐松;劉強;李濤
• 申請（專利權）人: 天津大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 天津市北洋有限責任專利代理事務所12201
• 代理人: 程小艷

1.基于FPGA的集成電路抗故障注入攻擊能力評估方法，其特征在于，具體包括如下步驟：

(1)、評估裝置的輸入為待評估電路源碼和輸入向量列表；

(2)、綜合待評估電路源碼成網表，并被復制成三份分別用于邏輯插入、寄存器提取和軟件仿真；

(3)、邏輯插入操作在網表中插入掃描鏈和故障注入管理模塊，最終生成用于FPGA仿真的網表；

(4)、提取寄存器參數操作從待評估電路綜合后的網表中提取寄存器信息，建立待評估電路設計源碼中的變量與網表中的寄存器之間的映射關系列表；

(5)、軟件仿真獲取電路運行時間、輸出數據的時間、電路的期望輸出、寄存器數值信息；

(6)、建立寄存器映射關系列表之后，開始指定故障模型架構參數實例化故障模型，匯總指定的故障模型架構參數、軟件仿真獲取的信息以及插入故障注入邏輯的網表，最終生成故障列表；

(7)、將故障列表解析成與故障注入控制模塊運行機制相關的控制向量和故障向量；

(8)、上述步驟(2)邏輯插入后的網表被綜合成比特流，并被下載到FPGA；下載完成后運行FPGA仿真，故障注入管理模塊讀取和解析上述步驟(7)解析出的控制向量和故障向量，控制仿真流程，控制掃描鏈向待評估電路中注入故障，收集待評估電路的仿真輸出；

(9)、FPGA仿真完成后，待評估電路的輸入向量、仿真輸出、無故障輸出、故障向量等數據被送往分析評估程序。

2.根據權利要求1所述的方法，其特征在于，所述步驟(6)指定故障模型架構參數手動操作或自動完成。

3.根據權利要求1所述的方法，其特征在于，所述步驟(6)故障列表用于降低故障模型設置和故障數據生成之間的耦合。

4.根據權利要求1所述的方法，其特征在于，所述步驟(9)具體為分析評估程序按照制定好的標準分析數據，評估設計的抗故障注入攻擊能力，指出設計需要修改和加強保護的變量或/和區域，最終形成評估報告。